超级会员免费看
本文介绍了使用TMS320F28069 DSP作为主机，Spartan-xc6slx25-2ftg256 FPGA作为从机的SPI通信过程。在5MHz的SCK频率下，数据长度为8Byte。数据在SPICLK的下降沿由DSP传输到FPGA，而FPGA在上升沿读取；读取8个字节后，完成一次通信。同样，DSP在读取FPGA数据时，也是遵循这样的时序。通过示例，展示了DSP发送0x5A数据，并在FPGA端使用Chipscope验证的过程。
DSP芯片(master)：TMS320F28069
FPGA芯片(slave)：Spartan-xc6slx25-2ftg256
SPI协议：
- SCK：5MHz
- 数据长度：8Byte
- Falling Edge Without Delay.The SPI transmits data on the falling edge of the SPICLK and receives
data on the rising edge of the SPICLK.
由以上时序可以看出，由于DSP为SPI主机，FPGA为SPI丛机，因此无论读写操作，都为DSP发送SPICLK时钟。 - DSP发送Data到FPGA，当SPICLK下降沿时，SPISIMO发送数据。在FPGA内部，在SPICLK上升沿读取该数据，当读取数据个数为8时 ，得到该数据 。
- DSP读取Data从FPGA中，当SPICLK下降沿&#
订阅专栏 解锁全文
扫一扫
869
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
