Logsim——全加器与半加器

一、Logsim下载

Logsim是设计和仿真数字逻辑电路的教育工具。通关简单的工具栏界面和仿真电路，便于学习与逻辑电路相关的最基本概念，用于“数字逻辑”课程教学。

Logsim可在官网下载：https://sourceforge.net/projects/circuit/

也可以自行通过其他途径下载

二、半加器的实现

以下是半加器的设计——用组合逻辑电路实现“半加”

输入端口A,B

输出端口S（和），C（进位）

计算结果如图

三、全加器的实现

全加器由两个半加器组成

输入端口A,B,Cin（进位输入）

输出端口S(和)，Cout（进位输出）

计算结果如图

四、二进制补码

补码原理如下：

1）正数与原码相同;

2）负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001

特别提醒：
3）负数的补码 = 它的反码 +1；
0的反码、补码都是0；