logsim实现补码器电路和三位加法器实现原理

一、1bit半加器

、1bit半加器使用一个异或门和一个与门组成，异或门表示两个数相加后的数，与门表示其进制

二、1bit全加器

全加器可看作是两个半加器的叠加，与半加器相比还可接收一个低位进位输入信号

三、4bit二进制补码器

根据补码的规则，若输入的数位正数则补码和原码相同，若为负数则除符号位其余的全部取反再加1。因此，可将每位数同符号位用异或门进行计算，

补码原理

（1）正数与原码相同;
(2) 负数的补码，将其原码除符号位外的所有位取反（0变1，1变0，符号位为1不变）后加1。 同一个数字在不同的补码表示形式中是不同的。比如10进制数值-15的二进制原码是10001111，其补码在8位二进制中是11110001，然而在16位二进制补码表示中，不足位数要用符号位补全，也就是1111111111110001。因为正数和负数的补码运算规则不一样，取决与输入二进制数的最高位（符号位）。从简单入手，你可以先只考虑输入为负数情况的补码运算。补码运算中有一个加1运算，需要用全加器实现。 4位全加器可以用4个1位(bit)全加器级联得到。

四。三位加法器

采取封装的形式，如下

将全加器包装后利用

就实现了三位二进制数加法