1.(判断题)DRAM上电时存储单元的内容是全0,而Flash上电时存储单元的内容是全1。(4分)B
A.正确
B.错误
FLASH可保存 上电后不知道是啥
2.(判断题)眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。(4分)A
A.正确
B.错误
3.(判断题)以太网交换机将冲突域限制在每个端口,提高了网络性能。(4分)A
A.正确
B.错误
交换机的每个端口都是一个冲突区域
4.(判断题)放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。(4分)A
A.正确
B.错误
(1)晶体管的本身非线性(2)电路中的器件的非线性
5.(判断题)1的8位二进制补码是0000_0001,-1的8位二进制补码是 1111_1111。(4分)A
A.正确
B.错误
正数的补码是自己 负数的补码是 按位取反加1
6.(判断题)洗衣机,电冰箱等家用电器都使用三孔插座,是因为如果不接地,家用电器是不能工作的。(4分) B
A.正确
B.错误
可以工作,只是没有了保护
7.(判断题)十进制数据0x5a与0xa5的同或运算结果为:0x00。(4分)A
A.正确
B.错误
同或运算,就是两个相同就是输出 1 不同就输出 0 和异或运算的结果相反。
8.(判断题)硅二极管的正向导通压降比锗二极管的大(4分) A
A.正确
B.错误
锗的压降一般是0.2v~0.3v
9.(单选题)一空气平行板电容器,两级间距为d,充电后板间电压为u。然后将电源断开,在平板间平行插入一厚度为d/3的金属板。此时电容器原板间电压变为(4分) B
A.U/3
B.2U/3
C.3U/4
D.不变
但电容的大小不是由 Q(带电量)或U(电压)决定的,即: C=εS/4πkd。其中,ε是一个常数,S为电容极板的正对面积,d为电容极板的距离,k则是静电力常量。而常见的平行板电容器,电容为C=εS/d.(ε为极板间介质的介电常数,S为极板面积,d为极板间的距离。) 3电容器的电势能计算公式:E=CU^2/2=QU/2
10.(单选题)8086CPU内部包括哪些单元(4分)C
A.ALU,EU
B.ALU,BIU
C.EU,BIU
D.ALU,EU,BIU
80x86从功能上分执行单元EU(Execution Unit),和总线接口单元BIU(Bus Interface Unit),执行单元由8个16位通用寄存器,1个16位标志寄存器,1个16位暂存寄存器,1个16位算术逻辑单元ALU及EU控制电路组成。
总线接口单元由4个16位段寄存器(CS,DS,SS,ES),1个16位的指令指针寄存器,1个与EU通信的内部暂存器,1个指令队列,1个计算20位物理地址的加法器∑及总线控制电路构成。
11.(单选题)为了避免50Hz的电网电压干扰放大器,应该用那种滤波器:(4分) A
A.带阻滤波器
B.带通滤波器
C.低通滤波器
D.高通滤波器
12.(单选题)关于SRAM和DRAM,下面说话正确的是:(4分) B
A.SRAM需要定时刷新,否则数据会丢失
B.DRAM使用内部电容来保存信息
C.SRAM的集成度高于DRAM
D.只要不掉点,DRAM内的数据不会丢失
【解析】SRAM和DRAM都是随机存储器,机器掉电后,两者的信息都将丢失。它们的最大区别就是:DRAM是用电容有无电荷来表示信息0和1,为防止电容漏电而导致读取信息出错,需要周期性地给电容充电,即刷新;而SRAM是利用触发器的两个稳态来表示信息0和1,所以不需要刷新。另外,SRAM的存取速度比DRAM更高,常用作高速缓冲存储器Cache。DRAM的集成度要高。因为SRAM需要更大的体积。
13.(单选题)在RS232串口中,采用哪一种校验方式:(4分) D
A.CRC校验
B.海明码校验
C.多种校验方式的组合
D.奇偶校验
14.(单选题)对于D触发器来说,为了保证可靠的采样,数据必须在时钟信号的上升沿到来之前继续稳定一段时间,这个时间称为:(4分)D
A.保持时间
B.恢复时间
C.稳定时间
D.建立时间
setup/hold time 是测试芯片对输入信号和时钟信号之间的时间要求.建立时间是指触发器的时钟信号上升沿到来以前数据稳定不变的时间输入信号应提前时钟上升沿 (如上升沿有效)T时间到达芯片这个T就是建立时间-Setup time.如不满足setup time,这个数据就不能被这一时钟打入触发器只有在下一个时钟上升沿数据才能被打入触发器
保持时间是指触发器的时钟信号上升沿到来以后数据稳定不变的时间如果hold time 不够数据同样不能被打入触发器
建立时间 (Setup Time)和保持时间 (Hold time).建立时间是指在时钟边沿前数据信号需要保持不变的时间保持时间是指时钟跳变边沿后数据
15.(单选题)本征半导体中加入()元素可形成N型半导体(4分) A
A.五价
B.四价
C.三价
D.二价
掺杂3价的原子形成P性,掺杂5价格的形成N形半导体
16.(单选题)模拟信号数字化的过程是(4分)A
A.采样->量化->编码
B.采样->编码->量化
C.编码->采样->量化
D.量化->编码->采样
17.(单选题)在Buck电路中,不能起到减小纹波作用的措施是(4分) C
A.采用多项并联的模式
B.开关管内置,提高电源的开关频率
C.输出滤波电容由陶瓷电容改为容量电解电容
D.增大输出滤波电感量
18.(单选题)关于PCI总线的描述,错误的是:(4分) A
A.PCI总线是一个16位宽的总线
B.PCI的地址线与数据线是复用的
C.PCI是一种独立于处理器的总线标准,可以支持多种处理器
D.PCI支持即插即用功能
总线宽度为32/64位
20.(单选题)中继器、以太网交换机、路由器分别工作在OSI模型的哪位层次上:(4分)A
A.物理层、链路层、网络层
B.物理层、网络层、链路层
C.物理层、链路层、传输层
D.链路层、链路层、网络层
物理层: 将数据转换为可通过物理介质传送的电子信号 相当于邮局中的搬运工人 数据链路层: 决定访问网络介质的方式
在此层将数据分帧,并处理流控制。本层 指定拓扑结构并提供硬件寻 址。相当于邮局中的装拆箱工人
网络层: 使用权数据路由经过大型网络 相当于邮局中的排序工人
传输层: 提供终端到终端的可靠连接 相当于公司中跑邮局的送信职员
会话层: 允许用户使用简单易记的名称建立连接 相当于公司中收寄信、写信封与拆信封的秘书 表示层: 协商数据交换格式 相当公司中简报老板、替老板写信的助理
物理层:中继器,集线器,双绞线
数据链路层:网桥,以太网交换机,网卡(一半物理层,一半数据链路层)
网络层:路由器,三层交换机
传输层:四层交换机(常用作负载均衡),网关:对高层协议(包括传输层及更高层次)进行转换的网间连接器
20.(单选题)Vgs在可用的电压范围内,Vgs越大, MOSFET的漏源的导通电阻的变化是()B
A 变大
B 变小
C 不变
21.下面的那个电路属于组合逻辑C
A 计数器
B 移位寄存器
C 译码器
D 触发器
22 相啮合的标准齿轮,小齿轮的齿根厚度和大齿轮的齿根厚度相比 B
A 小齿轮更大
B 大齿轮更大
C 相等
一对相啮合的标准齿轮中,小齿轮的齿根厚度小于大齿轮的齿根厚度,而小齿轮的工作条件往往比大齿轮恶劣,故容易损坏。
23.下面不能用带使能的二进制译码器实现的是()D
A 多路数据分配器
B 地址译码器
C 七段数字显示译码器驱动
D 计数器
24.基于IA 64 架构的软件可以运行在 IA32位数的处理器上 B
A 正确
B 错误
25 N形的半导体的多子是自由电子,所以它带负电荷 B
A 正确
B 错误
多子确实是电子,但是整体是电中性的
26.对板料进行多次的拉伸,为了消除形变强化,中途应该()B
A 完全退火
B 再结晶退火
C 正火
不知道为什么 反正选择 再结晶退火
27 Cache的写策略一般包括 write back和write through 两种 前者减少了对内存的访问,所有性能更高A
A 正确
B 错误
Write back 是只是写到Cache中,并不会马上写到memory中,只有当Cache被替换掉的时候,才会进行写到memory中,效率高,但是结构复杂。Write through 就干脆的多,直接写到memory中。结构简单,但是效率低。
28 锁相环的电路中,与鉴相器参考信号 R相连 并且与运放正输入相连的是()
A UP 信号
B VCO压控信号
C DOWN 信号
D 其他的都可以
有待考察
29 动态心电图使用的ECG带宽是 C
A0.05-40HZ
B0.05-50HZ
C0.0.5-150HZ
D0.5-40Hz
30 计算机的字长是指 C
A 数据长度
B CPU的数据总线的宽度
C cpu内部一次可以处理的二进制数的位数
31 若y(t)=f(t)*h(t) 那么 f(2t)*h(2t)等于C
A y(2t)/4
B Y(4T)/4
C Y(2T)/2
D Y(4T)/2
f(2t)*h(2t)的傅里叶变换是1/2F(jw/2)*1/2H(jw/2)
y(2t)的傅里叶变换是1/2Y(jw/2)=1/2F(jw/2)*H(jw/2)
所以1/2 y(2t)=f(2t)*h(2t)
32 关于 PCB的设置,以下描述错误的是()D
A 器件面下面(第二层)优先设置为地面层
B 优先采用对称结构设计
C 尽量避免两个信号层直接相邻
D 电源层离底层越远越好
单板电源的层数由其种类数量决定;对于单一电源供电的PCB, —个电源平面足够了;对于 多种电源,若互不交错,可考虑采取电源层分割(保证相邻层的关键信号布线不跨分割区);对 于电源互相交错(尤其是象8260等IC,多种电源供电,且互相交错)的单板,则必须考虑采用2个 或以上的电源平面,每个电源平面的设置需满足以下条件:
1) 单一电源或多种互不交错的电源;
2) 相邻层的关键信号不跨分割区;
地的层数除满足电源平面的要求外,还要考虑:
1) 元件面下面(第2层或倒数第2层)有相对完整的地平面;
2) 高频、高速、时钟等关键信号有一相邻地平面;所有信号层尽可能与地平面相邻;尽量避免两信号层直接相邻;相邻的信号层之间容易引入串扰,从而导致电路功能失效。在两信号层之间加入地平面可以有效地避免串扰。
3) 关键电源有一对应地平面相邻(如48V与BGND相邻);
4)主电源尽可能与其对应地相邻。
相同结构电路部分,尽可能采用“对称式”标准布局;
按照均匀分布、重心平衡、版面美观的标准优化布局;
33. 考虑单板12V总线最低电压不超过8v。如果12V输入上跌落最长400us,负载最大电流10A,则12v总线上的电容最小为:
A 1000UF
B 2500UF
C 500UF
D1500UF
34 电源纹波噪声那种测量方式最准确?C
A 无源探头+示波器设置为50ohm DC模式
B 无源探头+示波器设置为 1Mohm AC模式
C 同轴线览 + 10uf电容隔直+ 示波器设置为50ohm +DC模式
D 有缘探头 +示波器设置为50ohm DC模式
个人觉得 C 要合适一点
35 对于二进制信号传输来说,波特率在数值上等于比特率 A
A 正确
B 错误
比特率=波特率 * 比特
波特率和比特率
码元:在数字通信中常常用时间间隔相同的符号来表示数字。这样的时间间隔内的信号称为码元,这个间隔称为码元长度
波特率:是码元传输速率单位,他说明单位时间传输了多少个码元。波特率指数据信号对载波的调制速率,它用单位时间内载波调制状态改变次数来表示,其单位为波特(Baud)。 波特率与比特率的关系为:比特率=波特率X单个调制状态对应的二进制位数。
比特率:是信息量传送速率单位,即每秒传输二进制代码位数。在数字信道中,比特率是数字信号的传输速率,它用单位时间内传输的二进制代码的有效位(bit)数来表示,其单位为每秒比特数bit/s(bps)、每秒千比特数(Kbps)或每秒兆比特数(Mbps)来表示(此处K和M分别为1000和1000000,而不是涉及计算机存储器容量时的1024和1048576)。
可能还不是很清楚,举例说明:
如果在数字传输过程中,用0V表示数字0,5V表示数字1,那么每个码元有两种状态0和1. 每个码元代表一个二进制数字。此时的每秒码元数和每秒二进制代码数是一样的,这叫两相调制,波特率等于比特率。
如果在数字传输过程中,0V、2V、4V和6V分别表示00、01、10和11,那么每个码元有四种状态00、01、10和11. 每个码元代表两个二进制数字。此时的每秒码元数是每秒二进制代码数是一半的,这叫四相调制,波特率等于比特率一半。
36 数字电路设计中经常采用地址的高位译码器来产生芯片的片选 A
A 正确
B 错误
37 温度升高,熔体的表面张力一般将 C
A 不变
B 增加
C 减少
D 不确定
促使金属熔体表面收缩的力量,叫做熔体的表面张力。在一定的温度下,纯液体的表面张力是一定的。随着温度的升高,表面张力减少。
随着温度的升高,熔体的表面张力减少
38 正常情况下,脉冲的下降沿Tf的时间值应该在下述的那个条件下测量 A
A 在脉冲峰峰值的10%到90%
B 在脉冲峰峰值的0到90%
C 在脉冲的峰峰值的10%到100%
D 在脉冲的峰峰值的0到100%
39疲劳破坏是由于裂纹扩展引起的 A
A 正确
B 错误
40 在数字逻辑电路的设置中,要避免引起”竞争”,可以采用以下的那些方式()BD
A 在电路中增加延时逻辑
B 采用同步时序电路
C 采用异步时序电路
D 修改状态转换表
41 计算机网络的物理层具有那些功能 BC
A 定义报文的差错控制特性
B 定义接口的信号电气特性
C 定义连接器的机械特性
D 定义报文的路由特性
42 下面关于DMA传输方式,正确的有 ABD
A 需要DMA控制器参与传输
B 具有传输速度快,降低CPU的负载的优点
C 传输前后不需要有CPU的参与
D 计算机系统的地址总线,数据总线,控制总线在CPU和DMA 控制器之间复用。
不太确定
DMA 传输将数据从一个地址空间复制到另外一个地址空间。当CPU 初始化这个传输动作,传输动作本身是由 DMA 控制器来实行和完成。典型的例子就是移动一个外部内存的区块到芯片内部更快的内存区。像是这样的操作并没有让处理器工作拖延,反而可以被重新排程去处理其他的工作。DMA 传输对于高效能 嵌入式系统算法和网络是很重要的。
在实现DMA传输时,是由DMA控制器直接掌管总线,因此,存在着一个总线控制权转移问题。即DMA传输前,CPU要把总线控制权交给DMA控制器,而在结束DMA传输后,DMA控制器应立即把总线控制权再交回给CPU。一个完整的DMA传输过程必须经过DMA请求、DMA响应、DMA传输、DMA结束4个步骤。
如果CPU的工作周期比内存存取周期长很多,此时采用交替访内的方法可以使DMA传送和CPU同时发挥最高的效率。
这种传送方式的时间图如下:
此图是DMA与CPU交替访内的详细时间图.假设CPU工作周期为1.2us,内存存取周期小于0.6us,那么一个CPU周期可分为C1和C2两个分周期,其中C1专供DMA控制器访内,C2专供CPU访内。