![](https://img-blog.csdnimg.cn/20201014180756927.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
笔试
文章平均质量分 92
Azad_Walden
信号处理
展开
-
2021华为笔试
DADBBBBD中断向量地址:即存储中断向量的存储单元地址,中断服务例行程序入口地址的地址。中断向量:是指中断服务程序的入口地址C提高共模抑制比,抑制零点漂移DC感觉复数的乘法应该是实数和复数分开计算,共要计算四次乘法B看不懂,乱码???BCBBC使晶体管工作在放大状态下的外部条件是:发射结正向偏置且集电结反向偏置CBDPAL(Programmable Array Logic)可编程阵列逻辑,一次性可编程逻辑器件,.原创 2020-09-08 21:47:14 · 1072 阅读 · 1 评论 -
2021大华笔试
笔试没有监控,让我误以为是测评。。。1、关于Verilog说法错误的是 Balways模块内部被赋值的信号必须是reggenerate描述的语句不可以被综合reg型定义的信号不一定都被综合成触发器当对不同时钟域之间设置false path,工具忽略对该时钟之间的路径进行分析2、关于综合描述错误的是 D综合就是把抽象设计中的一种表示转换成另一种表示的过程综合就是将电路的高级语言转换成低级的,可与FPGA/CPLD相映射的功能网表文件为实现系统的速度、面积、性能的要求,需要对原创 2020-09-04 11:12:19 · 5610 阅读 · 15 评论 -
FIFO深度计算
FIFO深度计算数字IC设计中我们经常会遇到这种场景,工作在不同时钟域的两个模块,它们之间需要进行数据传递,为了避免数据丢失,我们会使用到FIFO。当读数据的速率小于写数据的速率时,我们就不得不将那些还没有被读走的数据缓存下来,那么我们需要开多大的空间去缓存这些数据呢?缓存开大了会浪费资源,开小了会丢失数据,如何去计算最小FIFO深度是我们讨论的重点。数据突发长度(burst length)在讲解如何去计算FIFO深度之前,我们来理解一个术语burst length,如果你已经了解了可以跳过转载 2020-09-03 21:26:49 · 753 阅读 · 1 评论 -
验证、仿真
验证的重要性验证,顾名思义就是通过仿真、时序分析、上板调试等手段检验设计正确性的过程,在FPGA/IC开发流程中,验证主要包括功能验证和时序验证两个部分。为了了解验证的重要性,我们先来回顾一下FPGA开发的整个流程。FPGA开发流程和IC的开发流程相似,主要分为以下几个部分:设计输入,利用HDL输入工具、原理图输入工具或状态机输入工具等把所要设计的电路描述出来; 功能验证,也就是前仿真,利用Modelsim、VCS等仿真工具对设计进行仿真,检验设计的功能是否正确;常用的仿真工具有Mo...原创 2020-09-03 11:24:20 · 5029 阅读 · 0 评论 -
阻塞语句与非阻塞语句
参考:夏宇闻老师的《Verilog经典教程》原创 2020-09-02 15:54:21 · 1798 阅读 · 0 评论 -
某年华为IC笔试
单选1. 可以出现多个用例测试通过后某个测试点才能覆盖的情况。A. 正确B. 错误2. 下边哪些因素不会影响芯片的性能()A. 工作电压(supply voltage)B. 工艺参数(process)C. 芯片面积(die size)D. 温度(operating temperature)工作电压 芯片供电电压降低后,芯片会变慢,电压升高时,芯片会变快。 温度 温度对数字IC芯片阈值电压Vt是有影响的,温度升高引起Vt下降。阈值电压Vt下降使芯片速度加快,但通常温升导致迁移原创 2020-09-02 10:31:46 · 16590 阅读 · 4 评论 -
时序分析
1、静态时序分析与动态时序分析静态时序分析:STA,主要目的是为提高系统工作主频以及增加系统的稳定性。我们用软件在综合和实现之后的timing analysis都是静态时序分析。动态时序分析:DTA,主要目的是在验证器件在实际延时情况下的逻辑功能。通常就是我们所说的仿真。比较:STA不需要输入向量就能穷尽所有的路径,运行速度快,占用内存小。不仅可以对芯片设计进行全面的时序功能检查,还可以利用时序分析的结果来优化设计。DTA的优点是结果精确,并且适用于更多的设计类型;缺点是速度慢,并且可能会遗漏一些.原创 2020-09-01 17:05:03 · 12422 阅读 · 5 评论 -
2021上海复旦微电子IC
3、以下哪种总线方式传输的距离最短?BUARTI2CSPIUSBUART:1.如果通讯在9600下TTL传输2米·不过一般写15米,降低波特率可以更远些,这个与电磁环境有关系。主要受限于TTL器件的带负载能力和抗干扰能力的影响。 2.采用平衡传输,如422,485,可达1200米。目前485半双工芯片很多,如75176,STC485,MAX485等都十分不错。I2C:抗高噪声干扰,增加总线驱动器可以使总线电容扩大10倍,传输距离达到15m,所以一般是小于15m。SPI:USB:4、总线原创 2020-08-27 15:43:50 · 1113 阅读 · 0 评论 -
2021汇顶IC测试笔试
AC建立时间:决定了触发器之间的组合逻辑的最大延迟保持时间:决定了触发器之间的组合逻辑的最小延迟如果建立的时间不满足要求那么数据将不能在这个时钟上升沿被稳定的打入触发器; 保持时间(Th:hold time)是指数据稳定后保持的时间,如果保持时间不满足要求那么数据同样也不能被稳定的打入触发器DD多级放大电路的输出电阻为最后一级放大电路的输出电阻。Ri= Ri1多级放大电路的输出电阻为最后一级放大电路的输出电阻。Ro= RonC所以电压为36+48 = 84D要保证测.原创 2020-08-25 20:31:10 · 629 阅读 · 0 评论 -
某笔试1(ZX)
1、下列错误的是 B可编程I/O的1个banl只能设置1个电压可编程I/O的1个bank只能设置一种电平标准可编程I/O能够支持多种电平标准可编程I/O支持三态输出2、关于Slice说法错误的是 DSliceM除具有存储功能外,还包括进位链、多路复用器、查找表LUT和可变长度的移位寄存器Slice中含有多路复用器SliceX不具有存储功能,也没有进位链SliceL具有存储功能,也没有进位链文档为ug3843、FPGA仿真工具不包括 BQuestaSi.原创 2020-08-25 11:34:05 · 5246 阅读 · 0 评论 -
华为
1.(判断题)DRAM上电时存储单元的内容是全0,而Flash上电时存储单元的内容是全1。(4分)BA.正确B.错误FLASH可保存 上电后不知道是啥2.(判断题)眼图可以用来分析高速信号的码间干扰、抖动、噪声和衰减。(4分)AA.正确 B.错误3.(判断题)以太网交换机将冲突域限制在每个端口,提高了网络性能。(4分)AA.正确B.错误交换机的每个端口都是一个冲突区域4.(判断题)放大电路的输出信号产生非线性失真是由于电路中晶体管的非线性引起的。...转载 2020-08-19 21:53:10 · 9825 阅读 · 7 评论 -
2021大疆笔试
单选题1、FPGA是基于查找表结构的可编程逻辑器件FPGA中有两种可调用的存储资源基于SRAM的FPGA器件,每次上电后必须重新进行配置XC7A50T是FPGA芯片5、关于网表仿真,一下哪一项是正确的?BA、网表仿真的速度比RTL仿真的速度更快B、网表仿真不能发现实现约束的问题C、网表仿真可以发现电路设计中的异步问题D、为了保证芯片的正常工作,即使在时间和资源紧张的情况下,也需要将所有RTL仿真用例都进行网表仿真并且确保通过8、以太网MAC IP接收UDP数据包,M.原创 2020-08-17 22:02:33 · 1831 阅读 · 0 评论 -
任意切换1-8分频
今天的笔试题是某芸科技的现场笔试题,数字前端的笔试题,要求很简单,就是现场写出代码实现:任意切换1-8分频,且无论奇分频还是偶分频,占空比均为50%,我至今仍然认为,在那种紧张且时间有限的情况下(本科大约预留15分钟),真的能设计出这种可任意切换的分频电路(之前有所准备的话可以),反正我是没写出来,笔试归来,我花了多个小时的时间写了一个且仿真了下。个人认为,这个电路的设计的步骤分为两部分,第一:确定整体架构,包括输入输出:如何任意切换?我写了一个分频模块,其中一个输入为div,你输入1到8,转载 2020-08-13 11:26:38 · 1583 阅读 · 2 评论 -
网易模拟电路
1、二极管两种材料二极管比较 材料 开启电压/V 导通电压/V 反向饱和电流/uA 硅(Si) ≈0.5 0.6~0.8 <0.1 锗(Ge) ≈0.1 0.1~0.3 几十 二极管主要参数:最大整流电流If:长期运行时允许通过的最大正向平均电流。最高反向工作的电压Ur:允许外加的最大反向电压。反向电流Ir:未击穿时的反向电流,Ir越小,单向导通性越好。最高工作频率fm:工作的上限截止频率,超过此值时单向导通性变差原创 2020-07-21 22:20:20 · 642 阅读 · 0 评论 -
寒武纪IC2
一、总得来说,FALSE PATH就是我们在进行时序分析时,不希望工具进行分析的那些路径。一般不需要工具时序分析的路径指的是异步的路径,异步路径就是指的不同时钟域的路径。在QuartusII的一个培训文档里面解释了什么时候要用到FALSE PATH:1. 从逻辑上考虑,与电路正常工作不相关的那些路径,比如测试逻辑,静态或准静态逻辑。2. 从时序上考虑,我们在综合时不需要分析的那些路径,比如跨越异步时钟域的路径。二、芯片接口的三态数据总线实现时在芯片顶层把三态数据总线转为单向的两组总线原创 2020-07-30 10:21:52 · 880 阅读 · 0 评论 -
寒武纪IC
一、HVT:High Threshold Voltage causes less power consumption and timing to switch is not optimized.It is used in power critical functions.LVT: Low Threshold Voltage causes more power consumption and switching timing is optimized, used in time critical fun...原创 2020-07-23 22:32:49 · 1117 阅读 · 0 评论 -
商汤FPGA优化验证
一、如果线网类型变量说明后未赋值,起缺省值是(z)线网数据类型就是表示verilog结构化元件间的物理连线,它的值由驱动元件的值决定,如果没有驱动元件连接到线网,线网的缺省值为z(高阻)。线网的数据类型有tri、wand和wire等。寄存器数据类型表示一个抽象的数据存储单元,它只能在alway语句和initial语句等过程中被赋值,它的缺省值默认为x(未知),寄存器数据类型有integer、real和reg等。二、面积优化:资源共享、寄存器配平、串行化速度优化:流水线设计、寄存器配平、关原创 2020-08-04 21:43:12 · 1464 阅读 · 0 评论