- 博客(184)
- 收藏
- 关注
RSS订阅原创 惊呆！这个世界500强客户的项目居然要同时保证阻抗和损耗误差
链路的阻抗和损耗通常得一可安天下！传输线阻抗控制±10%是常规，光阻抗控制到±5%这一项就已经让你们感觉不太可能了，那在±5%阻抗控制的基础上再加一条±5%的损耗要求呢，大家觉得加工能做出来吗？
2024-07-23 18:11:46
410
原创 深入分析：常说的3H原则在PCB设计中的应用
“3H”这个设计经验我们一直在传颂，到底它在具体PCB设计项目中到底效果怎么样呢？话不多说，本期文章从理论到实际给大家全面分析，揭开它那神秘的面纱！
2024-07-15 17:56:29
914
原创 双向收发的信号应该在哪进行串联端接？分享几个实用设计方法!
自从上次高速先生教会了我串阻端接的技巧后，感觉一般的设计都难不倒我了！直到遇到了双向收发的信号这种“二般”的设计后，我感觉自己又不会了。别慌，再进来看看这种设计又该如何进行串联端接哈！
2024-07-15 11:57:05
267
原创 说说硬件调试中发现的那些低级错误
硬件调试中会经常遇到各种意想不到的问题，有些调试花了几个月，各种能想到的办法都尝试了，最后发现却是一个非常低级的错误，有多低级？请看今天的内文介绍。
2024-07-03 14:22:23
824
原创 客户有哪些封装案例，一句克服使用让PCBA工厂泪流满面
客户一句克服使用让PCBA工厂泪流满面，今天我们一起来盘点盘点客户那些特殊的PCB设计和封装建立，你都是否有经历过，或者正准备这么做。
2024-06-25 17:38:52
701
原创 秘密背后的秘密-高速PCB的层叠确认时，工厂为何不写铜箔类型
高速PCB层叠确认时，PCB工程确认时不提供铜箔类型，大家认为正常吗，工厂说不提供铜箔类型，是生产时多了一种选择，你能接受吗，请走进今天的案例，了解案例背后的秘密。
2024-06-17 18:15:12
892
原创 为什么串阻阻值通常是22到33欧姆，看完后不信你不懂！
在原理图或者PCB设计上通常会看到很多时钟或者各类协议的数据信号在芯片发送端会串接22到 33欧姆的电阻。那不知道大家有没有想过，为什么要选择这个范围的阻值呢？高速先生今天就从技术原理的角度来给大家回答下吧！
2024-06-04 14:46:53
356
原创 没开玩笑！高速信号不能参考电源网络这条规则，其实很难做到
高速信号不能参考电源网络这条对于设计工程师入门级的规则，相信大家都自信认为可以轻松的遵守到，然而你们认为的遵守就真的完全遵守了？高速先生举个例子，例如PCB上这个地方的设计，估计90%的你们都没考虑过！
2024-05-28 16:32:01
315
原创 好吧，高速先生承认这个PCB设计方法的确有点意思，但是不多！
玻纤效应，作为一种神秘和隐晦的存在，一直都是做高速信号设计的工程师们无法放心的一环。作为一种虽然不一定会发生，但是一发生起来又很影响信号质量的存在，设计工程师和板厂可谓想尽了一切办法去尽量规避。
2024-05-21 10:46:01
424
原创 深度论证-高速走线控制100欧姆阻抗一定是最好的选择吗？
但是还是要弱弱的告示下哈，如果不经过比较精确的仿真，还是不要随便去尝试，因为你并不知道多少才是好，只有仿真才能很好的把链路的性能给量化出来，设计的朋友请谨慎使用这招，用得不好还是很容易翻车的哦！从插损的指标看，在优化好几个不连续点后，虽然100欧姆走线的仿真性能也就很不错了，但是从仿真结果能看到，95欧姆PCB走线的结果更有优势，无论是从回损还是插损的角度看，都是性能更好的一方。那我们还是一样，这个系统的三块互连的板子，我们分别把高速走线的阻抗按照100欧姆和降低到92欧姆来控制，看看性能的对比。
2024-05-14 15:03:05
518
原创 我的板子为什么测不了损耗
Cable一端接仪器，另一端接DUT，而DUT的种类就更加繁多，也就是大家的待测产品，实在是太多了，有实物PCB板，也有连接器、线缆、芯片及测试板等，下面我们简单举个常规的例子，实物PCB板和带SMA头的测试板
2024-05-07 13:56:11
475
原创 PCIe系统阻抗控制85还是100的验证
上次我们讲到，PCIe阻抗控制到底是85ohm还是100ohm好，今天我们就从无源仿真的角度来解决系统阻抗搭配的问题吧。
2024-04-22 18:00:04
480
原创 高速板材为什么贵？单看这一点你们就明白了！
俗话说的好，不好的东西总能说出它很多缺点，但是好的东西往往缺点就只有一个，那就是贵！相信不少用过高速板材的朋友们深有体会。到底为什么会贵呢？看完这篇文章你们就知道了！
2024-04-09 11:35:15
275
原创 究竟FPC上的焊盘间距做多大才能保证阻焊桥
要写南湖的亭，北湖的庙；对于成组的SMT 贴片间距小于18mil ，可用覆盖膜盖住SMD两端5mil 开通窗处理，因覆盖膜比较柔软，在贴膜时对位十分困难，需要保证其到焊盘的间距6mil及以上，覆盖膜成型以后，最小宽度为6mil,所以需。因为毛毛这个板子要求做覆盖膜，对于覆盖膜工艺，这种IC间距比较小的（小于20mil间距的），端子部要做阻焊桥是做不到的，常规情况下这种情况工厂都会建议客户直接取消阻焊桥。赵理工说，好，你说的都对，一切听你的，要不我们去个远的地方，一起去长春看看大师兄他们的研讨会去。
2024-04-07 11:33:09
308
原创 掌握了这个分析方法，实现传输线阻抗5%的加工公差不是梦！
传输线结构很多因素都会影响阻抗，例如线宽、介质厚度、介电常数、铜厚等，那大家有没有想过到底哪个因素最影响阻抗呢？学会了本文的分析方法，或许有一天阻抗加工公差控制到5%也很可能哦！
2024-03-26 14:09:18
312
原创 有没搞错！花了大价钱的激光孔设计性能竟然不如普通通孔？
大家猜猜现实中有没有可能出现这么一种情况：狠下心花大价钱用了更好的加工工艺，不仅没达到想要的性能，甚至还不如一开始用普通工艺的性能来得好。不信？一起看看这个案例！
2024-03-19 16:20:02
380
原创 双面布局贴补强，FPC焊接很受伤
软板在具有轻型、薄型、柔性的同时，也失去了刚性的性能，那么为了使产品指定部位增加一定的厚度和刚性，以便于客户的后续安装或装配，我们就需要在这些位置贴上一块刚性的板材，即补强板。一大早，林如烟和赵理工刚来到办公室、大师兄让他们稍微整理下，就开始讲FPC补强的介绍、分类、作用，特别是关于补强的案例，真的让他们感慨事后诸葛亮，事前很迷茫。FPC上有器件的位置添加补强，按理说是合情合理，为什么加了补强，就无法焊接。关于FPC补强的设计，大家是否遇到相似的案例，最后是怎么解决的，大家一起聊起来。
2024-03-12 11:22:17
1007
原创 深入分析时钟信号走在PCB的表层到底有什么风险？
前辈们一直告诉我们，敏感的时钟信号最好不要走在PCB的表层，那到底会有什么风险呢？今天，高速先生就从以下这个角度来给大家分析分析下哈！
2024-02-27 15:59:11
912
原创 热辣滚烫--如何让PCB上的固定螺丝孔沉下去
台阶孔做为某些ATE板上的一个特殊存在，其设计和制作在后期装配方面显得尤为重要，关于PCB的沉孔设计，相信大家一定有其它经典故事和案例，新年的第一篇文章为大家解解春节的油腻，清新的春天，从大家畅聊开始。
2024-02-19 15:48:14
474
原创 没有10年工作经验，我猜你都不会用电磁场来分析高速问题吧？
问了很多朋友，总结了研究高速信号的三个阶段：工作2年学会了从时域上看波形和眼图；工作5年学会了从频域去研究通道性能；工作10年了，咋滴，还没学会结合电磁场来分析和定位问题吗？
2024-02-01 15:22:29
813
原创 电源设计如果只看电压跌落，不看电流密度会怎么样？
在电源设计中，负载端的电压跌落是最终的结果，通道上的电流密度是中间的过程，如果过程都没处理好，你觉得最终的结果能好吗？
2024-01-24 16:18:57
426
原创 消失的她，GERBER失踪之谜
这是一个PCB界的悬疑剧《消失的她》，明明PCB原文件很完整，为什么gerber输出只有1KB，你知道幕后的真实原因吗，请打开今天的案例分析，发现不一样的秘密。
2024-01-24 14:03:24
404
原创 消失的她，GERBER失踪之谜
这是一个PCB界的悬疑剧《消失的她》，明明PCB原文件很完整，为什么gerber输出只有1KB，你知道幕后的真实原因吗，请打开今天的案例分析，发现不一样的秘密。
2024-01-24 14:02:02
399
原创 高速PCB的铜箔选用指南—外层避坑设计
听完赵理工的话，林如烟的脸上涨起了一层红晕，她深深地吸了一口气，一双大眼睛眨了眨，她的目光掠过赵理工俊朗的脸庞，满是崇拜的说道：“赵理工，你这个兄弟不错，等我把板子改了，晚上下班咱们去公司对面的乐乐烧烤喝一杯。交变电流通过导线时，电流在导线横截面上的分布是不均匀的，导体表面的电流密度大于中心的密度，且交变电流的频率越高，这种趋势越明显，该现象称为趋肤效应（Skin effect）。从上图中我们可以看出，最外层用的是铜箔，在压合时，在高温高压真空的情况下，通过压机和PP压合在一起。
2024-01-10 14:21:53
513
1
原创 PCIE的阻抗控制，到底是选择85还是100欧姆好？
从Card4的系统阻抗来看，问题最大的仍然是连接器阻抗比较高，最高到了107ohm左右，最高阻抗正好是出问题的RX1信号，Card4整体的阻抗都在88ohm左右，而底板的阻抗在94ohm左右，此时从反射角度来看，RX1线路上的阻抗和连接器的阻抗偏差最大；从Card3的系统阻抗来看，首先问题最大的连接器阻抗偏高，最高到了107ohm，其次出问题的TX0信号在Card3上的阻抗最低，在83ohm左右，而底板的阻抗在90~91ohm左右，此时从反射角度来看，TX0线路上的阻抗和连接器的阻抗偏差最大；
2023-12-22 15:54:34
1283
原创 干柴遇烈火，两个过孔间距过近引发的严重后果
按照此板的GERBER文件,部分位置8mil的埋孔不同网络之间的孔间距仅0.305mm，根据我司内部评估结果，生产钻孔间距≤0.45mm时存在CAF风险，将有可能产生电化学迁移，对PCB绝缘性有影响。器件尺寸的降低，过孔间距越来越近，对设计的要求越来越严格，0.5mm的孔间距很难满足日趋紧密的元器件需求，这个时候就需要从材料选择和加工工艺方面去管控，从而降低CAF带来的风险。大炳的徒弟小兵比较懵，接连两天收到工程确认，一个是通孔板，一个是盲埋孔板，都在提示不同网络过孔间距过近，有CAF的风险。
2023-11-28 16:42:19
422
原创 软板当然可以弯折啊，只是容易弯出问题而已
怪事天天有，今天特别多，本来使用软板的目的就是为了产品可以弯折，但是你有见过本来可以正常工作的产品，随着软板弯着弯着就不工作的吗？
2023-11-13 15:37:53
98
原创 同样是BGA扇出，为什么别人设计出来的性能就是比你好！
俗话说得好，同样的一个BGA扇出设计，别人设计出来的性能就是比你好，你到底有没有从自己身上找找原因呢？-------这是一篇让PCB设计工程师相互内卷的文章！
2023-11-07 11:02:20
253
原创 你能想象吗，传输线能控到多少阻抗还要看隔壁信号线的脸色？
所以说，遇到这种旁边也是信号线的场景，你自己的阻抗就由不得你说了算了，你自己是多少欧姆的阻抗就很看旁边走线的“心情”了，旁边信号跑的码型和状态对你本身的阻抗影响也是非常非常巨大的哈。
2023-11-02 14:30:56
57
原创 ESD器件对高速信号有什么影响吗
许多开发人员都遇到过这样的情况：在实验室开发好的产品，测试完全通过，但到了客户手里用了一段时间之后，出现异常情况甚至是产品失效需要返修，并且故障率往往也不高（1%以下）。一般情况下，这种问题大概是什么原因造成的呢？
2023-10-24 15:43:38
91
原创 只要封装相同，电容体本身大小就一样吗？
不同PCB封装大小的电容体本身大小肯定是不同；那如果问你，PCB封装相同的电容体就是一样大的吗？通俗说就是0402封装的电容会比0201的大，如果都是0402封装的电容之间来比呢？
2023-10-17 17:24:10
300
原创 有想过吗，高速信号隔直电容为什么是几百NF量级的？
我们知道，常用的一些高速串行信号在设计上都需要加上交流耦合电容，0.1uf、0.22uf是常用的容值。那大家有想过为什么是这个量级呢，容值大了或者小了对高速信号到底会不会有影响呢？
2023-10-13 16:50:16
128
原创 加泪滴对DDRX等信号S参数有什么影响
在设计和制板过程中，很多客户和板厂要求我们添加泪滴（渐变线），如果是你，你会同意添加吗？添加后对信号有什么影响呢？
2023-09-19 14:18:28
137
原创 PCB布局注意这一点，波峰焊接无风险
波峰焊是让插件板的焊接面直接与高温液态锡接触达到焊接目的，其高温液态锡保持一个斜面，并由特殊装置使液态锡形成一道道类似波浪的现象，所以叫“波峰焊”，其主要材料是焊锡条。你走你的阳关道，我过我的独木桥，我们是井水不犯河水，安全。世界上最近的距离，不是心与心的共颤，而是明明知道不可执汝之手，却每每精心装扮，不停的疯狂试探。近则怕虚焊，怕连锡，怕灌孔率不达标，远则怕空间不足，怕器件摆放不下，怕结构冲突，怕走线过长，怕SI不达标。“芬芬你这句话，太有内涵了，我很喜欢，弱弱的问一句，这句话的背后有啥故事呀……
2023-09-13 09:14:54
102
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人