Mini_LVDS sourcedrvier,用drst产生内部3分频或4分频clk,不论主、从模式都需要drst信号。主模式根据drst来判断一个有效数据,从模式根据spio判断第一个有效数据。
所以在从模式时,如果是6bit模式,spio信号宽度不能小于3个clk,保险起见在6~9个之间,8bit模式最小宽度不能小于4个,最好在8~12个之间。
编写测试程序时,spio信号要在drst之后。实际应用中,前一颗的spio不能超过9个(6bit模式)或12个(8bit模式)clk宽度,否则会出现抓错一列数据的现象。