xilinx 高速收发器Serdes深入研究 GTX-2(通道绑定channel bonding)

1、通道绑定原理

通道绑定只支持8b10b编码协议,通道绑定利用内部的FIFO来抵消通道间的延时差,原理如下图
这里写图片描述
master channel 和slave channel都有特定的字节,可以是K码。当master 检测到K码时,进行一个计数,slave检测到K码同样会计数。等master 计数到sequence max_skew时,通过移动指针消除前面的延时。

2、通道间的级联

下面是两个级联的例子
这里写图片描述
其中的level是为了满足时序,在master和slave间加入的流水线级数。(如果全部直接相连的话,会因为收发器之间离得太远而无法满足时序要求)。可以看出bondlevel是在收到CB信号后等几级流水延迟才开始进行通道绑定。

3、FIFO内数据流动

这里写图片描述
sequence max_skew的作用,可以防止slave通道延迟的情况。注意max_skew根据通道间的时延设置尽量大一点,但不要超过最近两个通道绑定K码的一半。(这样就分不清到底是哪一次绑定了)

4、IP核设置

由于使用的是K码,不会和数据冲突,所以sequence length设置为1就行了。如果不使用K码,sequence length最好设置为4,这样有64bit的序列,和数据重复的概率很小很小。下面的时钟纠正就是这样设置的。
这里写图片描述

5、上板调试

最后生成好bit实验,通道绑定成功。
这里写图片描述
可以看到,comma码和通道绑定的K码都是对齐的,并且comma码是用的组合commaNP码即tx_data=0x0504BCBC–>tx_isk=11,然后comma码用的K28.1即0x3C,tx_isk=01。实验成功

  • 0
    点赞
  • 23
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
Xilinx Spartan-6 FPGA SERDES应用指南是一份详细介绍了如何在Spartan-6 FPGA上使用SERDES(串行器和反串行器)以实现高速数据传输的指南。该指南提供了有关配置和使用SERDES的详细说明,以及一些实际应用案例。 在Spartan-6 FPGA系列中,SERDES被广泛用于高速接口的实现,例如PCI Express(PCIe)、SATA、Ethernet等。这些接口通常需要在芯片之间传输大量数据,而SERDES技术则可以将并行数据转换为串行数据进行传输,从而提供更高的数据传输速率。 该指南首先介绍了Spartan-6 FPGA系列中SERDES的架构和工作原理。它解释了SERDES的主要组成部分,如发送器、接收器、时钟恢复单元和多路复用器等,并说明了它们在数据传输中的作用。 然后,该指南详细介绍了如何使用Xilinx的ISE设计工具对SERDES进行配置和实现。它提供了配置SERDES所需的主要参数和选项,并演示了如何将SERDES集成到设计中以实现各种高速接口。 此外,该指南还列举了一些实际应用案例,包括PCIe接口、SATA接口和Gigabit Ethernet接口等。对于每个应用案例,它提供了详细的步骤和配置说明,并解释了如何进行时序约束和性能优化。 总的来说,Xilinx Spartan-6 FPGA SERDES应用指南是一份非常有用的文档,为使用Spartan-6 FPGA实现高速数据传输的工程师提供了必要的指导和帮助。无论是初学者还是有经验的用户,都可以从中获取关于SERDES技术的深入理解,并加快设计开发的步伐。

“相关推荐”对你有帮助么?

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值