xilinx serdes通道绑定channel bonding

最新推荐文章于 2023-09-22 14:45:55 发布
最新推荐文章于 2023-09-22 14:45:55 发布
阅读量6.2k 收藏 48
点赞数 6
分类专栏： FPGA 文章标签： FPGA 通道绑定 channel bonding 通道对齐
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/u010161493/article/details/77688238
版权

1、通道绑定原理

通道绑定只支持8b10b编码协议，通道绑定利用内部的FIFO来抵消通道间的延时差，原理如下图
这里写图片描述
master channel 和slave channel都有特定的字节，可以是K码。当master 检测到K码时，进行一个计数，slave检测到K码同样会计数。等master 计数到sequence max_skew时，通过移动指针消除前面的延时。

2、通道间的级联

下面是两个级联的例子
这里写图片描述
其中的level是为了满足时序，在master和slave间加入的流水线级数。（如果全部直接相连的话，会因为收发器之间离得太远而无法满足时序要求）。可以看出bondlevel是在收到CB信号后等几级流水延迟才开始进行通道绑定。

3、FIFO内数据流动

最低0.47元/天 解锁文章
kuangxin_0
关注
  • 6
    点赞
  • 踩
  • 48
    收藏
    觉得还不错? 一键收藏
  • 9
    评论
专栏目录
Serdes系列总结——Xilinx serdes IP使用（一）——3G serdes
gzy0506的博客
10-16 1万+
Serdes系列总结——Xilinx serdes IP使用（一）——3G serdesIP核的详细设置IP example的使用附件 器件：Xilinx zynq 7035 版本:vivado2019.2 实现：一个线速率为3.072G的，输入为20bit，输出为20bit的无协议无编码的4对serdes例程，参考时钟为153.6MHz 目的：记录从仿真到上板调试的过程，方便回忆 IP核的详细设置 第一个选项卡 GT Selection 第二个选项卡 GT Line Rate,RefClk Select
serdes channel bonding
weixin_43683117的博客
09-15 545
serdes channel bonding bonding 参数配置 1.上图为菊花链接法 2.同顶层或同底层的serdes可以channel bonding 3.多少条serdes进行channel bonding，取决于时序是否满足，即RXUSRCLK；越多条serdes距离也就越远，越 不容易满足时序 4.上图中只有一个rxchanbondmaster为1，其他为rxchanbondslave为1，在di、do连线时，距离master最远的slave的rxchanbondlevel等于0 5.1
专题：Channel Bonding/bonding
weixin_30532369的博客
09-04 438
　　EtherChannel最初是由cisco提出，通过聚合多条物理链路为单条逻辑链路，从而实现高可用及提高吞吐量等目的。AgP（Port Aggregation Protocol，Cisco专有协议）、LACP（IEEE 802.3ad）是应用最广泛的两种实现。Linux中的实现称为Bonding，HA的实现需要系统层面Bonding和物理层面switch紧密配合。 　　参考资料：http...
rhel6 下的 Ethernet Channel Bonding 技术
weixin_33924770的博客
09-13 145
引言 Ethernet Channel Bonding 技术，我们常称为网卡绑定，我在wiki 找到一些定义！ 通道捆合技术原文是英文的Channel bonding，在电脑网络中此技术是用来调整、排定一部电脑上的两个或两个以上的网络接口，好让网络传输量（throughput，有时也称：通量）增加，或使两个以上的网络接口能结合成备援（redundancy，有时也称：冗余）...
Xilinx-7Series-FPGA高速收发器使用学习—RX接收端介绍
weixin_33885676的博客
12-10 244
    上一篇博文介绍了GTX的发送端，这一篇将介绍GTX的RX接收端，GTX RX接收端的结构和TX发送端类似，数据流方向相反，不过和发送端也有一些区别，GTX的RX接收端结构图如图1所示： 图1     下面将根据数据流方向介绍一下RX接收端各个电路部分的功能。   RX Equalizer (DFE and LPM)：RX信号从AFE（模拟前端）进来之后，首先经过RX均衡器，均衡器的主要作...
Aurora IP使用multi-lane时，channel bonding的问题
qq_40531478的博客
05-26 575
在调用Aurora IP时，wizard界面选项很少，选择多个lane时，也没看到channel bonding的相关设置，本以为无需关心。但实际上PG046手册里已经说明了，大概意思是multi lane情况，channel bonding是必须的，由transceiver执行，gt_wrapper也会把需要的逻辑写出来。 实际上，IP生成的gt_wrapper也确实声明了相关信号和参数（single lane的时候，没有channel bonding相关的参数和信号），具体的channel bo
bonding
翟海飞
08-15 1998
 bonding By Linux Foundatio... - November 19, 2009 - 10:23am networking The Linux bonding driver provides a method for aggregating multiple network interfaces into a single logi
Xilinx SerDes调试方案
01-20
　[导读] FPGA SERDES的应用需要考虑到板级硬件，SERDES参数和使用，应用协议等方面。由于这种复杂性，SERDES的调试工作对很多工程师来说是一个挑战。 　关键词：SerDesXilinx 　FPGA SERDES的应用需要考虑到板级...
电子测量中的Xilinx SerDes调试方案
10-20
【电子测量中的Xilinx SerDes调试方案】 Xilinx SerDes在电子测量中扮演着至关重要的角色，尤其是在高速数据传输和接口通信中。然而，由于其涉及的硬件、参数配置及应用协议的复杂性，调试过程可能对工程师们构成...
一步步教你如何进行Xilinx SerDes调试
10-18
4. 软件工具的使用在Xilinx SERDES调试中，除了硬件检测外，软件工具也起着至关重要的作用。例如：a) ChipScope Analyzer：用于实时查看内部信号状态，辅助调试。b) CORE Generator：生成SERDES IP核及Example ...
Linux 网卡 Bonding 配置
zhaoyi40233的博客
10-26 4488
一、bonding技术 简介    bonding(绑定)是一种将n个物理网卡在系统内部抽象(绑定)成一个逻辑网卡的技术，能够提升网络吞吐量、实现网络冗余、负载等功能，有很多优势。  Linux 系统下支持网络 Bonding,也叫 channel Bonding,它允许你将 2 个或者更多的网卡绑定到一起,成为一个新的逻辑网卡,从而实现故障切换或者负载均衡的功能,具体情况要取决于 mode 参数的具体配置。  Linux系统bonding技术是内核层面实现的，它是一个内核模块(驱动)。使用它需要系统有这个
xilinx 高速收发器Serdes深入研究 GTX-2（通道绑定channel bonding）
piracymonk的博客
02-22 2466
1、通道绑定原理 通道绑定只支持8b10b编码协议，通道绑定利用内部的FIFO来抵消通道间的延时差，原理如下图 master channel 和slave channel都有特定的字节，可以是K码。当master 检测到K码时，进行一个计数，slave检测到K码同样会计数。等master 计数到sequence max_skew时，通过移动指针消除前面的延时。 2、通道间的级联 下面是两个级联的例子 其中的level是为了满足时序，在master和slave间加入的流水线级数。（如果全部直接相连的话，
serdes基本概念扫盲
最新发布
chengchaowei的博客
09-22 1044
【serdes基本概念扫盲 - CSDN App】http://t.csdn.cn/IBOag。
沧小海深入剖析xilinx的GTP/GTX核，掌握高速串行收发机制——第六章 接收端结构及功能说明
滄海的博客
07-31 8698
总目录在这哦~ https://blog.csdn.net/z123canghai/article/details/107700878 第六章 接收端结构及功能说明 子目录 6.1 RX的模拟前端 6.2 RX的OOB信号 6.3 RX的均衡器 6.4 RX的CDR 时钟数据恢复 6.5 RX时钟输出结构 6.6 RX 的极性控制 6.7 RX 的PRBS 6.8 Rx字节、字的对齐功能 6.9 Rx接收弹性缓冲区 6.10 Rx的时钟纠正 6.11 Rx接收通道绑定 6...
确定性时延保障(二):队列整形器
AliForever2020的博客
01-21 3789
确定性网络队列整形器
高速串行总线设计基础（七）揭秘SERDES高速面纱之时钟校正与通道绑定技术
Reborn Lee
12-27 3703
有时，需要移动的数据量超出一个串行链路所能容纳的范围。在这些情况下，并行使用多个链路来传输数据。完成此操作后，输入流必须对齐。此过程通常称为通道绑定
AURORA核多通道绑定使用注意事项
Melvin Dong的博客
12-06 4924
  正文 在Aurora片间接口的调试中，一共需要用到两片FPGA，为达到速率的要求，所以Aurora需要采用主从双核，双通道绑定的工作模式，一共需要四个GTX（一个GTX 支持4Gbps的速率，一个Aurora核使用两个GTX，所以本例程中一个Aurora核最高支持8Gbps的速率）来完成片间数据的传输工作。   在工程中，主从双核的例化截图如下图所示（上图为主核，下图为从核）： ...
xilinx serdes ip核
05-12
Xilinx SerDes IP是一种非常有用的知识产权内核，可以用于提高系统中各种不同类型数据传输的速度和效率。SerDes IP的作用是实现高速串行通信的数据交换，通常包括数据转换和传输等多种功能。 使用Xilinx SerDes IP内核，可以为高速和宽幅数据传输的应用提供更好的解决方案。这种技术可以被应用在很多领域，例如：数据通信、汽车电子、工业通讯、医疗设备以及计算机硬件等等。在这些应用场景下，任何相关的数据传输都需要稳定和高效，特别是在大容量的数据传输过程中要尽可能地不出现任何问题或中断。 除此之外，Xilinx SerDes IP内核还包括了非常强大的时钟数据恢复等核心技术，以便更好地在不同的系统环境和硬件平台上运行。它们可以自动检测和纠正各种逆向误码，以及对接受的信号进行错误校验和处理等，从而有效保障数据传输的准确性和可靠性。同时，这些内核还具备灵活性和可扩展性，可以根据不同的需求进行定制和部署，为使用者提供了非常大的便利。
评论 9
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值