ADCLK905调试

已于 2022-08-02 13:34:48 修改
阅读量547 收藏 2
点赞数 3
分类专栏： 工程 笔记 文章标签： ADCLK905
于 2019-12-06 10:02:45 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/pp_0604/article/details/103405345
版权

ADCLK905采用的单端转差分模式，输入时钟信号正常，经过电容C61后变成一个高电平。
去掉C61后直接短路，1脚输入正常，但是输出的11，12脚都是高电平。2脚测量为低电平。
电路图
实际上经过电容C61后不是一个电高平，只是时钟叠加到一个直流（应该是VREF电压）上面了。
输出没有时钟问题是出在输出没有直流通路。不能直接接到ADC的时钟端，应该按照下图接匹配电路。
外围电路
只接了R32还是不对，必须加上C35，时钟输出才正常。
最后电路是这样的
在这里插入图片描述

pp_0604
关注
  • 3
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 6
    评论
专栏目录
称重模块软件测试程序HX711
03-01
#define ADCLK RCC_APB2Periph_GPIOA //时钟线 void ADInit(void) //初始化 { GPIO_InitTypeDef GPIO_InitStructure; RCC_APB2PeriphClockCmd(ADCLK,ENABLE); GPIO_InitStructure.GPIO_Pin = CLK; ...
ADI最新推出业界性能最佳的6通道和12通道紧凑型时钟缓冲器
11-11
与同类竞争性器件相比，ADI 公司的12通道 ADCLK954 LVPECL和 ADCLK854 LVDS/CMOS以及6通道 ADCLK946 LVPECL和 ADCLK846 LVDS 时钟扇出缓冲器可在单个芯片上提供四倍的时钟通道，以及更佳的抖动和偏斜性能。...
AD9914配置以及多片AD9914同步
didazhang的博客
08-28 3714
单片AD9914配置 AD9914 DDS配置。
基于fpga的dds函数信号发生器的设计_怎么选择时钟发生器？这三个方面一定要慎重考虑！...
weixin_39700625的博客
11-17 320
点击蓝字进入亚德诺半导体，然后右上角“设为标星”吧~系统设计师通常侧重于为应用选择最合适的数据转换器，在向数据转换器提供输入的时钟发生器件的选择上往往少有考虑。然而，如果不慎重考虑时钟发生器、相位噪声和抖动性能，数据转换器、动态范围和线性度性能可能受到严重的影响。系统考虑因素采用MIMO (多输入多输出)架构的典型LTE (长期演进)基站如图1所示。该架构由多个发射器、接收器和DPD ...
2_RH850F1L_ADC_OneChannel.7z
04-12
本资源是RH850/F1L的ADC采集样例驱动程序。 RH850/F1L是瑞萨的一款汽车级的32bit芯片/MCU，其A/D转换模块有多种工作模式，其中一种，也是比较常用的且比较省电的模式的工作原理是：A/D触发源产生之后，才进行预设...
模拟技术中的利用低抖动LVPECL扇出缓冲器增加时钟源的输出数
10-20
此外，还有其他型号的时钟扇出缓冲器可供选择，如ADCLK946、ADCLK950和ADCLK954，分别提供6、10和12路LVPECL输出，以适应不同的系统需求。 在评估和测试这个电路时，可以使用EVAL-ADF4351EB1Z评估板作为时钟源，与...
ADI紧凑型时钟缓冲器适用于高速应用
01-20
与同类竞争性器件相比，ADI 公司的12通道 ADCLK954 LVPECL 和 ADCLK854 LVDS/CMOS 以及6通道 ADCLK946 LVPECL 和 ADCLK846 LVDS 时钟扇出缓冲器 可在单个芯片上提供四倍的时钟通道，以及更佳的抖动和偏斜性能。...
FPGA问题汇总
热门推荐
pp_0604的博客
08-07 1万+
准备在这篇文章里面记录工作中碰到的FPGA的各种问题和解决办法，不定期更新。
VIVADO的差分转单端IBUFDS的使用
pp_0604的博客
07-06 7900
外部控制器与FPGA通信的输入输出都是采用的差分信号，所以在FPGA内部处理的时候，对于输入信号需要差分转单端，输出信号需要单端转差分。 直接使用IBUFDS和OBUFDS来实现。 ` //差分转单端 IBUFDS RXD_FPGA_diff ( .I(RXD_P_FPGA), .IB(RXD_N_FPGA), .O(RXD_FPGA) ); ` //单端转差分 OBUFDS TXD_FPGA_diff ( .O(TXD_P_FPGA), ...
VIVADO在implementation时不满足时序要求
pp_0604的博客
07-27 7752
信号建立时间不满足时序要求，FPGA的除法运算，流水线加法
使用MATLAB对VIVADO工程进行simulink仿真
pp_0604的博客
05-07 7114
以前我的FPGA工程都是自己编写TESTBENCH进行仿真，不过有几个缺点： 1，随着工程的复杂程度，需要编写的TESTBENCH也越来越复杂，工作量太大。 2，输入信号不好模拟，只能生成一些比较标准的信号。复杂信号的产生也是需要很大的工作量。 最近发现MATLAB和XILINX官方有合作的simulink，可以很方便地对VIVADO工程进行仿真，就把自己做的一个小工程拿来练习了一下。 我用的是MATLAB2018，首先打开里面的simulink，如下所示： ![在这里插入图片描述](https://img
FPGA程序远程在线更新QUICKBOOT
pp_0604的博客
09-16 7060
FPGA通过multiboot进行远程更新工程实现 前言 学习一下FPGA的远程在线更新功能 QUICKBOOT。 一、更新流程 这部分是直接摘抄的官方文档。 1、关键开关字的控制。 2、Flash 存储器与QuickBoot flash 模块的地址映射。 3、位流包的大小以及Flash 存储器大小的确定。 4、QuickBoot配置时间 5、QuickBoot验证update bitstream的正确性 二、具体操作 1.生成MCS文件 首先需要把我们工程
VIVADO的ILA调试
pp_0604的博客
04-10 4240
1.在使用ILA的核时，不能只把需要测试的信号连接到ILA，还必须设置成端口，不然会在编译时被删除，但是不会报错，只会警告，而且在波形调试界面看不到信号。应该连接成下图这样。 2.JTAG的工作频率应该设置成CLK频率的分频数。 3.对于两个不同时钟域的信号，使用两个ILA后，综合时自动将DBG_HUB的CLK连接到频率更高的那个时钟，导致烧程序到片上时报错如下： 在XDC文件里面手动加了一句...
MYIR-ZYNQ7000学习（使用FIFO读取ADC数据）
pp_0604的博客
01-13 3323
1.目标 准备使用FPGA的FIFO功能读取AD9629的12位采样数据，再发送到ARM里面进行处理。 ADC的采样率为20MHz，一共采集1ms时间的数据，共200k数据。 2.
STM32F207通过FSMC读取ADC数据
pp_0604的博客
12-23 3159
STM32F207通过FSMC读取ADC数据 1.控制寄存器设置 19：写突发使能 0：写操作为异步模式，1:同步模式 15：异步传输等待模式 0：异步时不等待（默认），1：异步时等待 14：扩展模式 可编程BWTR寄存器 0：关闭（默认），1：开启 13：等待模式 0：NWAIT无效，1：有效（默认） 2.读数周期 ...
电缆对驻波测试的影响
pp_0604的博客
12-18 1158
所谓的传输线上反射系数处处相等，是指对于一个固定长度的传输线，其上的反射系数处处相等。但是如果长度改变，它的整个反射系数会变成另外一个值。所以才有了开路线与短路线的说法。 但是对于做好的电缆来说，它们的反射系数一般都很小。就不管长度是一米还是10米，如果他们的反射系数都做成0.1，那它们的等效电长度就是一样的。所以说电缆的物理长度对于驻波测试应该是没有影响，有影响的是他们的等效电长度，会影响驻波测...
关于仿真ZYNQ时无法模拟PS端对PL端控制信号的问题
pp_0604的博客
11-29 1075
testbench问题请教。关于ZYNQ里面无法模拟PS端控制信号的解决办法。
流程挖掘平台，全球前12强生产商排名及市场份额.docx
最新发布
07-18
流程挖掘平台，全球前12强生产商排名及市场份额.docx
111热热热热热若若若若若若若若若若若
07-18
111热热热热热若若若若若若若若若若若

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 6
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

pp_0604

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值