AMBA总线应用的详解（二）

XILINX AXI总线介绍

ZYNQ 作为首款将高性能 ARM Cortex-A9 系列处理器与高性能 FPGA 在单芯片内紧密结合的产品，为了实现 ARM 处理器和 FPGA 之间的高速通信和数据交互，发挥 ARM 处理器和 FPGA的性能优势，需要设计高效的片内高性能处理器与 FPGA 之间的互联通路。ZYNQ就是依靠AXI总线实现互联通路，ZYNQ 芯片的总体框图如图所示：
AXI 全称 Advanced eXtensible Interface，是 Xilinx 从 6 系列的 FPGA 开始引入的一个接口协议，主要描述了主设备和从设备之间的数据传输方式。AXI 是 ARM 公司提出的AMBA（Advanced Microcontroller Bus Architecture）的一个部分，是一种高性能、高带宽、低延迟的片内总线，也用来替代以前的 AHB 和 APB 总线。第一个版本AXI（AXI3）包含在 2003年发布的 AMBA3.0 中，AXI 的第二个版本 AXI（AXI4）包含在 2010 年发布的 AMBA 4.0 之中。

ZYNQ中AXI总线接口

ZYNQ 芯片内部的 AXI 总线协议（支持的总线协议如下图所示）已经用硬件实现，具体包括 9 个物理接口：分别为AXI-GP0—AXI-GP3，AXI-HP0—AXI-HP3，AXI-ACP 接口。1. AXI_ACP 接口： ARM 多核架构下定义的一种接口，中文翻译为加速器一致性端口，用来管理 DMA 之类的不带缓存的 AXI 外设；PS 端做 slave 接口；属于64 位高性能接口，理论带宽 1200MB/s。
2. AXI_HP 接口：高性能/带宽的 AXI3.0 标准的接口，总共有四个，主要用于 PL 访问 PS 上的存储器（DDR 和 On-Chip RAM）；PL 模块做master接口；属于64 位高性能接口，理论带宽 1200MB/s。
3. AXI_GP 接口：通用的 AXI 接口，总共有四个，包括两个 32 位主设备接口和两个 32 位从设备接口；属于32 位的低性能接口，理论带宽600MB/s。
NOTE：位于 PS 端的 ARM 直接有硬件支持 AXI 接口，而 PL 则需要使用逻辑实现相应的 AXI 协议，下面我们来了解下，具体的AXI协议。

AXI总线接口协议

AXI4 和 AXI4-Lite 接口包含 5 个不同的通道，每个通道都是一个独立的 AXI 握手协议，AXI接口读写模型如下图所示：