UART实验

时钟设置：

 CPU 的 FCLK                  400MHz

 AHB 总线外设的 HCLK    100-300MHz    如SDRAM

 APB 总线外设的 PCLK     50MHz               如UART，IIC

1、设置PLL寄存器，将晶振频率提高

2、将FCLK分频为HCLK和PCLK

设置完毕MPLL 后设置分频就得到FCLK，HCLK，PCLK

设置完毕还有一个，时钟控制寄存器，因为默认值是１，所以一般不用管。

时钟设置完毕，设置UART：

概念：

 的通用异步收发器（全双工）　

功能选择设置为：０ｘ０３    

设置为：０ｘ０５ 使用PCLK

设置：０ｘ００   不使用FIFO（缓存）

设置０ｘ００  不使用流控

根据要使用的波特率进行计算。

写程序步骤：

１、初始化要使用的引脚，设置为RXD，TXD功能，设置完毕检查是否需要上拉项

２、初始化UART寄存器

3、根据状态寄存器，判断是否需要发送及接收

   注：数据寄存器一般是8bit