RCC时钟系统精讲（基于野火教程）

RCC时钟系统（HSE和HSI配置）

下面是STM32F103的内部时钟树

1.首先，HSE 是高速的外部时钟信号，可以由有源晶振或者无源晶振提供，当确定 PLL 时钟来源的时候，HSE 可以不分频或者 2 分频，这个由时钟配置寄存器 CFGR 的位 17：PLLXTPRE 设置，通常设置为 HSE不分频。
以下介绍部分摘自STM32官方手册，我们从框图中可以看到，这里也给大家总计一下：
首先是对HSE的分配配置以此来作为PLL（锁相环时钟）的配置，接下来通过PLL来配置系统时钟，然后是对AHB总线的分频配置，下面也具体给大家介绍了APB2,APB1的配置时钟HCLK。然后接下来便是CLK.h代码的书写。

2.接下来是PLL时钟的配置，首先我们先来通过上图可以了解PLL
PLL 时钟来源可以有两个，一个来自 HSE，另外一个是 HSI/2，具体用哪个由时钟配
置寄存器 CFGR 的位 16：PLLSRC 设置。HSI 是内部高速的时钟信号，频率为 8M，根据温度和环境的情况频率会有漂移，一般不作为 PLL 的时钟来源。下面我介绍用HSE 作为PLL 的时钟。
接下来通过设置 PLL 的倍频因子，可以对 PLL 的时钟来源进行倍频，倍频因子可以
是:[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]，具体设置成多少，由时钟配置寄存器 CFGR 的位21-18：PLLMUL[3:0]设置。这里设置为 9 倍频，因为上一步我们设置 PLL 的时钟来源为 HSE=8M，所以经过 PLL 倍频之后的 PLL 时钟：PLLCLK = 8M *9 = 72M。
AHB 总线时钟 HCLK
系统时钟 SYSCLK 经过 AHB 预分频器分频之后得到时钟叫 APB 总线时钟，即 HCLK，
分频因子可以是:[1,2,4，8，16，64，128，256，512]，具体的由时钟配置寄存器 CFGR
的位 7-4 ：HPRE[3:0]设置。片上大部分外设的时钟都是经过 HCLK 分频得到，至于 AHB总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB 的时钟即可。我设置为 1 分频，HCLK=SYSCLK=72M。
APB2 总线时钟 HCLK2
APB2 总线时钟 PCLK2 由 HCLK 经过高速 APB2 预分频器得到，分频因子可以
是:[1,2,4，8，16]，具体由时钟配置寄存器 CFGR 的位 13-11：PPRE2[2:0]决定。HCLK2 属于高速的总线时钟，片上高速的外设就挂载到这条总线上，比如全部的 GPIO、USART1、SPI1 等。至于 APB2 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB2 的时钟即可。我们这里设置为 1 分频，即 PCLK2 = HCLK = 72M。
APB1 总线时钟 HCLK1
APB1 总线时钟 PCLK1 由 HCLK 经过低速 APB 预分频器得到，分频因子可以是:[1,2,4， 8，16]，具体的由时钟配置寄存器 CFGR 的位 10-8：PRRE1[2:0]决定。
HCLK1 属于低速的总线时钟，最高为 36M，片上低速的外设就挂载到这条总线上，比如
USART2/3/4/5、SPI2/3，I2C1/2 等。至于 APB1 总线上的外设的时钟设置为多少，得等到我们使用该外设的时候才设置，我们这里只需粗线条的设置好 APB1 的时钟即可。我们这里设置为 2 分频，即 PCLK1 = HCLK/2 = 36M。
CFGR配置表如下图---->

设置系统时钟库函数

 static void SetSysClockTo72(void)
2 {
3 __IO uint32_t StartUpCounter = 0, HSEStatus = 0;
4 
5 // ① 使能 HSE，并等待 HSE 稳定
6 RCC->CR |= ((uint32_t)RCC_CR_HSEON);
7 
8 // 等待 HSE 启动稳定，并做超时处理
9 do {
10 HSEStatus = RCC->CR & RCC_CR_HSERDY;
11 StartUpCounter++;
12 } while ((HSEStatus == 0) 
&&(StartUpCounter !=HSE_STARTUP_TIMEOUT));
13 
14 if ((RCC->CR & RCC_CR_HSERDY) != RESET) {
15 HSEStatus = (uint32_t)0x01;
16 } else {
17 HSEStatus = (uint32_t)0x00;
18 }
19 // HSE 启动成功，则继续往下处理
20 if (HSEStatus == (uint32_t)0x01) {
21 
22 //-----------------------------------------------------------
23 // 使能 FLASH 预存取缓冲区 */
24 FLASH->ACR |= FLASH_ACR_PRFTBE;
25 
26 // SYSCLK 周期与闪存访问时间的比例设置，这里统一设置成 2
27 // 设置成 2 的时候，SYSCLK 低于 48M 也可以工作，如果设置成 0 或者 1 的时候，
28 // 如果配置的 SYSCLK 超出了范围的话，则会进入硬件错误，程序就死了
29 // 0：0 < SYSCLK <= 24M
30 // 1：24< SYSCLK <= 48M
31 // 2：48< SYSCLK <= 72M */
32 FLASH->ACR &= (uint32_t)((uint32_t)~FLASH_ACR_LATENCY);
33 FLASH->ACR |= (uint32_t)FLASH_ACR_LATENCY_2;
35 
36 // ② 设置 AHB、APB2、APB1 预分频因子
37 // HCLK = SYSCLK
38 RCC->CFGR |= (uint32_t)RCC_CFGR_HPRE_DIV1;
39 //PCLK2 = HCLK
40 RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE2_DIV1;
41 //PCLK1 = HCLK/2
42 RCC->CFGR |= (uint32_t)RCC_CFGR_PPRE1_DIV2;
43 
44 // ③ 设置 PLL 时钟来源，设置 PLL 倍频因子，PLLCLK = HSE * 9 = 72 MHz
45 RCC->CFGR &= (uint32_t)((uint32_t)
46 ~(RCC_CFGR_PLLSRC
47 | RCC_CFGR_PLLXTPRE
48 | RCC_CFGR_PLLMULL));
49 RCC->CFGR |= (uint32_t)(RCC_CFGR_PLLSRC_HSE
50 | RCC_CFGR_PLLMULL9);
51 
52 // ④ 使能 PLL
53 RCC->CR |= RCC_CR_PLLON;
54 
55 // ⑤ 等待 PLL 稳定
56 while ((RCC->CR & RCC_CR_PLLRDY) == 0) {
57 }
58 
59 // ⑥ 选择 PLL 作为系统时钟来源
60 RCC->CFGR &= (uint32_t)((uint32_t)~(RCC_CFGR_SW));
61 RCC->CFGR |= (uint32_t)RCC_CFGR_SW_PLL;
62 
63 // ⑦ 读取时钟切换状态位，确保 PLLCLK 被选为系统时钟
64 while ((RCC->CFGR&(uint32_t)RCC_CFGR_SWS) != (uint32_t)0x08){
65 }
66 } else {// 如果 HSE 启动失败，用户可以在这里添加错误代码出来
67 }
68 }

需要注意的是当 HSE 故障的时候，如果 PLL 的时钟来源是 HSE，那么当 HSE 故障的时候，不仅HSE 不能使用，连 PLL 也会被关闭，这个时候系统会自动切换 HSI 作为系统时钟，此时SYSCLK=HSI=8M。
一般情况下，我们都是使用 HSE，然后 HSE 经过 PLL 倍频之后作为系统时钟。通常
的配置是：HSE=8M，PLL 的倍频因子为：9，系统时钟就设置成:SYSCLK = 8M * 9 = 72M。使用 HSE，系统时钟 SYSCLK 最高是 128M。我们使用的库函数就是这么干的， 当程序来到 main 函数之前，启动文件：statup_stm32f10x_hd.s 已经调用 SystemInit()函数把系统时钟初始化成 72MHZ，SystemInit()在库文件：system_stm32f10x.c 中定义。

这些具体大家可以参照STM32F103中文参考手册中的CFGR寄存器配置表！！