基于RISC-V的智能边缘处理器研究及FPGA实现

随着深度学习的发展，卷积神经网络的硬件加速成为当下研究的热点，特别是在边缘端对于实时性要求更高。因此，将可重构的神经网络加速器和通用CPU 组合构建一个 SoC 的加速方式，既有通用性，又可以针对具体问题进行优化。

文章工作：

本文提出一种基于 RISC-V 开源指令集架构的卷积神经网络加速器及其硬件设计，并构建一个人脸识别网络去测试该架构。

测试：

本文在 Rocket-Chip 的生成器中对整个设计进行了仿真，首先是在 Linux 下的C++模拟器中对整个系统进行测试，主要是测试加速模块的加速效果。其次是在vivado 中进行硬件资源测试。

边缘端不使用深度学习原因：

在边缘端使用深度学习的方式进行推理计算会消耗大量的资源，使得在边缘端中的大部分移动设备都不能以低延迟、低功耗和高准确率的方式来支持深度学习的应用 。

实现方式：

考虑到边缘端传输数据到云端处理时，会消耗大量的时间和功耗，因此本文还是将 AI 的优势扩展到边缘设备中，取代以云端为计算平台的方式。 可以使得即使在系统网络关闭的情况下，也可以实现实时的智能工作，主要是希望它的功耗与面积能够与移动设备相吻合，同时可以具有更低的成本。

解决问题方案：

方案一：边缘端设计专用的集成电路(Application Specific  Integrated  Circuit,  AS