小柴带你学AutoSar系列一、基础知识篇（5）makefile基础

目录

Makefile 的基本结构

示例 Makefile

使用Makefile

构建项目:

清理项目:

指定目标:

高级功能

模式规则:

自动化变量:

条件判断:

完结撒花

---

 

Flechazohttps://www.zhihu.com/people/jiu_sheng

小柴带你学AutoSar总目录https://blog.csdn.net/qianshang52013/article/details/138140235?spm=1001.2014.3001.5501

Makefile呢是用于自动化构建流程的文件，由make工具读取和执行。它定义了一系列的规则，用于描述如何编译和链接程序。Makefile特别适合大型项目，因为它可以显著简化和自动化构建过程。

实际项目中会用到而且巨恶心🤑，这里只是最简单的入门一下。到时候遇到的话不会那么害怕😫。

哈哈哈！我的一个思想就是：先了解，最简单的了解！剩下的等用到的时候再去细细地琢磨。（逐渐发现知识是学不完的）

Makefile 的基本结构

Makefile 的基本结构由规则（rules）组成，每条规则通常包含以下部分：

1. 目标（target）: 需要生成的文件或执行的操作。

2. 依赖（dependencies）: 目标文件生成所依赖的文件或其他目标。

3. 命令（commands）: 生成目标文件的具体操作，通常是系统命令。

一个基本的Makefile规则格式如下：

target: dependencies
    command

注意：命令行前必须使用TAB字符，而不是空格。

示例 Makefile

以下是一个简单的示例，用于编译一个C程序：

# 变量定义【这里定义了两个变量：CC表示使用的编译器，CFLAGS表示编译选项。】
CC = gcc
CFLAGS = -Wall -g
​
# 目标名称 【定义了最终生成的可执行文件名称。】
TARGET = my_program
​
# 源文件 【SRCS变量定义了所有的源文件，OBJS变量将源文件的扩展名从.c替换为.o，表示生成的目标文件。】
SRCS = main.c file1.c file2.c
OBJS = $(SRCS:.c=.o)
​
# 默认目标 【all是默认目标，make命令将首先执行这个目标。这个目标依赖于最终的可执行文件。】
all: $(TARGET)
​
# 链接目标文件生成可执行文件 【这个规则定义了如何从目标文件生成可执行文件。】
$(TARGET): $(OBJS)
    $(CC) $(CFLAGS) -o $(TARGET) $(OBJS)
​
# 生成目标文件 【这个规则定义了如何从源文件生成目标文件。$<表示第一个依赖文件，$@表示目标文件。】
%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@
​
# 清理目标文件和可执行文件 【clean目标定义了如何清理生成的文件。rm -f命令删除所有目标文件和可执行文件。】
clean:
    rm -f $(OBJS) $(TARGET)
​
# 伪目标，不生成实际文件 【.PHONY表示这些目标不是实际文件名，只是一个标签，确保即使存在同名文件也不会被误解为目标文件。】
.PHONY: all clean

使用Makefile

构建项目:

在项目目录下运行make命令，make会根据默认目标来执行相应的规则：

make

清理项目:

运行make clean命令，执行clean规则，删除生成的文件：

make clean

指定目标:

可以通过指定目标名称来执行特定规则。例如，只编译文件而不链接：

make main.o

高级功能

模式规则:

允许更灵活的文件模式匹配。

%.o: %.c
    $(CC) $(CFLAGS) -c $< -o $@

自动化变量:

make提供了一些自动化变量，如$@、$<、$^等，用于简化规则书写。

$@ - 目标文件
$< - 第一个依赖文件
$^ - 所有依赖文件

条件判断:

可以在Makefile中使用条件语句。

ifeq ($(CC),gcc)
    CFLAGS += -fno-strict-aliasing
endif

完结撒花

Makefile是一个强大的工具，通过定义清晰的规则和依赖关系，可以显著简化和自动化构建过程。理解Makefile的基本结构和高级功能，可以帮助你高效地管理和构建项目。

为什么要先说下makefile呢？

自然是因为项目中遇到了。可以看一下非常的恐怖。哈哈哈，路还很长😎