现在gpio有两个版本,1.00a和2.00a,对channel的支持只有在2.00a里才有,才1.00a没有channel的概念,但是为了统一,姑且认为1.00a的gpio只有一个channel。
v1.00a:
#define XGPIO_DATA_OFFSET 0x00000000
#define XGPIO_TRI_OFFSET 0x00000004
#define XGpio_mSetDataDirection(BaseAddress, DirectionMask) /
XGpio_mWriteReg((BaseAddress), XGPIO_TRI_OFFSET, (DirectionMask))
#define XGpio_mWriteReg(BaseAddress, RegOffset, Data) /
(XIo_Out32((BaseAddress) + (RegOffset), (Xuint32)(Data)))
#define XGpio_mSetDataReg(BaseAddress, Data) /
XGpio_mWriteReg((BaseAddress), XGPIO_DATA_OFFSET, (Data))
#define XGpio_mReadReg(BaseAddress, RegOffset) /
(XIo_In32((BaseAddress) + (RegOffset)))
#define XGpio_mGetDataReg(BaseAddress) /
XGpio_mReadReg(BaseAddress, XGPIO_DATA_OFFSET)
v2.00a:
#define XGPIO_DATA_OFFSET 0x0 /**< Data register for 1st channel */
#define XGPIO_TRI_OFFSET 0x4 /**< I/O direction register for 1st channel */
#define XGPIO_DATA2_OFFSET 0x8 /**< Data register for 2nd channel */
#define XGPIO_TRI2_OFFSET 0xC /**< I/O direction register for 2nd channel */
#define XGPIO_GIER_OFFSET 0x11C /**< Glogal interrupt enable register */
#define XGPIO_ISR_OFFSET 0x120 /**< Interrupt status register */
#define XGPIO_IER_OFFSET 0x128 /**< Interrupt enable register */
#define XGPIO_CHAN_OFFSET 8
#define XGPIO_IR_MASK 0x3 /**< Mask of all bits */
#define XGPIO_IR_CH1_MASK 0x1 /**< Mask for the 1st channel */
#define XGPIO_IR_CH2_MASK 0x2 /**< Mask for the 2nd channel */
#define XGpio_mSetDataDirection(BaseAddress, Channel, DirectionMask) /
XGpio_mWriteReg((BaseAddress), /
(((Channel) - 1) * XGPIO_CHAN_OFFSET) + XGPIO_TRI_OFFSET, /
(DirectionMask))
#define XGpio_mWriteReg(BaseAddress, RegOffset, Data) /
XIo_Out32((BaseAddress) + (RegOffset), (Xuint32)(Data))
#define XGpio_mSetDataReg(BaseAddress, Channel, Data) /
XGpio_mWriteReg((BaseAddress), /
(((Channel) - 1) * XGPIO_CHAN_OFFSET) + XGPIO_DATA_OFFSET,/
(Data))
#define XGpio_mReadReg(BaseAddress, RegOffset) /
XIo_In32((BaseAddress) + (RegOffset))
#define XGpio_mGetDataReg(BaseAddress, Channel) /
XGpio_mReadReg((BaseAddress), /
(((Channel) - 1) * XGPIO_CHAN_OFFSET) + XGPIO_DATA_OFFSET)
在后来的版本中,从baseaddress开始前8bytes属于channel1,后8bytes属于channel2.在前8bytes中,前4 bytes是数据寄存器,后4bytes是方向寄存器(Xilinx用4bytes来做方向寄存器,这一点奢侈的让我不能理解),后8bytes也是这么分配的。另外后版本中还有中断mask寄存器的地址设置等等,都可以在头文件xgpio_l中找到。
最重要的是XGpio_mSetDataReg()和XGpio_mWriteReg()两个函数的不同(XGpio_mReadReg()和XGpio_mGetDataReg()同理)。
XGpio_mSetDataReg()函数名已经说得很清楚,就是用来设置gpio的数据寄存器,向里面写入32bits的数据,v2.00a中需要定义是写入channel1的datareg,还是channel的datareg,而写入的地址已经基本确定,因为数据寄存器相对于gpio设备基地址的偏移量是固定的。XGpio_mWriteReg()是写寄存器,任何寄存器,那就不一定是数据寄存器了,它的参数RegOffset是相对于gpio设备基地址的偏移量,如果小于8,那么写的是channel1的reg,大于8小于16就是channel2的reg,但是如果RegOffset不是4的倍数,寄存器写出来的结果就会变得晦涩难懂(如果是2,那就设置了channel1数据寄存器的后2bytes和方向寄存器的前2bytes)。从XGpio_mWriteReg()的宏定义来看,如果给RegOffset赋一个比较大的数或者负数,也会设置其它设备的寄存器,不知到编译期是否会报错或警告。
正是由于XGpio_mWriteReg()可以设置任意寄存器,所以XGpio_mSetDataDirection()等都用它来定义,可是XGpio_mWriteReg()本身是写32bits的函数,一个只可能保存0或者1的方向寄存器用掉32bits,xilinx这样设计,难道就是为了调用XGpio_mWriteReg()方便?!还有待实践告诉我答案。