【数字IC设计】Centos 7桌面版 安装Synopsys EDA Tools

一、软件下载（8G左右）

百度云盘链接分享：

链接：https://pan.baidu.com/s/1gRUoIRvJW1fPFxiQwwRn7g 
提取码：z2w3

二、Synopsys EDA Tools简述

这篇文章讲述了如何在centos7.9系统上安装Synopsys公司的VCS2016、Verdi2016、Design complier2016、Primetime2016、Formality2015、SpyGlass2016软件和基本的环境配置，安装中参考了 WeelCJ博主的Ubuntu环境安装方法，并结合centos环境做出的一部分调整，从而顺利安装，感谢 WeelCJ博主的好文章。

传送门：数字IC设计的第一步——Synopsys EDA Tools的安装_synopsys dve_WeelCJ的博客-CSDN博客

三、EDA安装环境：

centos7.9.2009桌面版

安装所需文件：

​

DesignComplier2016：

        简称DC，是Synopsys公司用于做电路综合的核心工具，可以将HDL描述的电路转换为基于工艺库的门级网表。可参考：Design Compiler入门 - 知乎

Formality2015：

        Synopsys形式验证工具Formality可以对时序重定的设计进行验证。

Installer3.2：

        Synopsys官方的安装软件，以上软件除SpyGlass外，均用它安装

Scl11.9：

        统一管理license等文件

License：

        用来生成license的文件

PrimeTime2016：

        是Synopsys的签约级、全芯片、门级静态时序分析工具

Vcs2016：

        是一个编译型的代码仿真器，它使你能够分析，编译和仿真Verilog，VHDL，混合HDL，SystemVerilog，OpenVera和SystemC描述的设计。 它还为您提供了一系列仿真和调试功能，以验证您的设计。 这些功能提供了源码调试和仿真结果查看功能。

Verdi2016：

        一个功能强大的debug工具，可以配合不同的仿真软件进行debug。常用VCS+Verdi的方式进行代码的仿真与检查

SpyGlass2016：

        有五大模块: lint, CDC(多时钟域检查), LP(低功耗),Constraint(约束),DFT(可测试性)，是很强大的RTL验证级工具。

安装软件的顺序：

Scl11.9 —— Vcs2016 —— Verdi2016 —— DesignComplier2016 —— Primetime2016 —— Formality2015

这个非常重要！！！

四、进入正片：用Synopsys Installer安装

1.安装前准备

        ①系统centos7.9桌面 提前安装好

        ②下载安装包并解压（我放在/home/EDA/Synopsys下）

​

 2.安装软件

进入Installer3.2路径下,执行SynopsysInstaller_v3.2.run

cd Installer3.2
chmod 777 SynopsysInstaller_v3.2.run
./SynopsysInstaller_v3.2.run
回车

​

得到我们想要的安装文件setup.sh​

Scl11.9 —— Vcs2016 —— Verdi2016 —— DesignComplier2016 —— Primetime2016 —— Formality2015

安装Scl11.9

#新建scl目录
mkdir -p /home/synopsys/scl11.9
#开始安装scl
./setup.sh -install_as_root

​

弹出安装界面

​

 自定义（luhuai）

 ​

 ​

 ​

 ​

 ​

 ​

 ​

 ​