在路上-正出发
码龄6年
关注
提问 私信
  • 博客:725,888
    社区:48
    问答:4,627
    动态:57,356
    视频:937
    788,856
    总访问量
  • 264
    原创
  • 10,858
    排名
  • 21,086
    粉丝
  • 462
    铁粉

个人简介:自勉:故余虽愚,卒获有所闻 热爱:ASIC以及FPGA数字设计 学历:NJUST EI 本/硕 语言:Verilog HDL、Matlab、Tcl、Python、SystemVerilog、Perl 闲暇: -1- 翻译书籍《Static Timing Analysis for Nanometer Designs》(关于静态时序分析),已4万字 -2- 翻译书籍《Low Power Methodology Manual》(关于低功耗设计方法学),已完结

IP属地以运营商信息为准,境内显示到省(区、市),境外显示到国家(地区)
IP 属地:上海市
  • 加入CSDN时间: 2018-08-23
博客简介:

记录所学,分享知识,结识挚友

博客描述:
我承认我的笨拙,但你休想嘲笑我懒惰!
查看详细资料
  • 原力等级
    领奖
    当前等级
    8
    当前总分
    5,606
    当月
    20
个人成就
  • FPGA IC 领域优质创作者
  • 获得1,692次点赞
  • 内容获得385次评论
  • 获得6,556次收藏
  • 代码片获得6,075次分享
创作历程
  • 46篇
    2024年
  • 56篇
    2023年
  • 105篇
    2022年
  • 33篇
    2021年
  • 24篇
    2020年
成就勋章
TA的专栏
  • 基于FPGA的数字信号处理设计
    付费
    30篇
  • XILINX-VIVADO 常用IP核详解
    付费
    21篇
  • 低功耗方法学(Soc)
    付费
    18篇
  • FPGA-Verilog技术专栏
    付费
    18篇
  • FPGA与接口/通信协议
    付费
    16篇
  • Verilog 编程题 刷题
    付费
    15篇
  • Tcl & STA
    付费
    20篇
  • Python学习之路
    3篇
  • Verilog-CBB 开发与验证
    7篇
  • Perl脚本语言专栏
    3篇
  • IEEE STD 1801-2018 解读
    1篇
  • SystemVerilog & Questa Sim
    2篇
  • 低功耗设计
    2篇
  • UVM理论学习
    2篇
  • SystemVerilog 语法专栏
    13篇
  • AXI总线协议
    4篇
  • OpenCores 学与思
    1篇
  • 《自己动手写CPU》
    10篇
  • MATLAB APP设计
    2篇
  • Linux
    4篇
  • EDA Tools 联合学习 (VCS & DC)
    1篇
  • Synosys EDA Tool 学习笔记
    24篇
  • Design For Testability
    2篇
  • 我的面试记录
    2篇
  • 818专业课【考经】
    8篇
  • XILINX FPGA 开发经验专栏
    6篇
  • 数学相关
    1篇
  • IC 笔试真题之吾见
    6篇
  • VIVADO IDE 时序约束及分析 实操
    3篇
  • 非技术学术文章
    9篇
  • 随机信号处理
    6篇
  • Verilog HDL 语法整理
    6篇
  • 雷达原理
    9篇
  • matlab仿真
    3篇
  • Visio画电路图
    1篇
  • 微机原理与应用实验
    6篇
TA的推广
兴趣领域 设置
  • 编程语言
    c语言matlab
  • 开发工具
    vscodesublime text
  • 硬件开发
    硬件工程fpga开发
  • 数学
    矩阵概率论傅立叶分析
  • 其他
    经验分享
创作活动更多

AI大模型如何赋能电商行业,引领变革?

如何使用AI技术实现购物推荐、会员分类、商品定价等方面的创新应用?如何运用AI技术提高电商平台的销售效率和用户体验呢?欢迎分享您的看法

175人参与 去创作
  • 最近
  • 文章
  • 代码仓
  • 资源
  • 视频
搜TA的内容
搜索 取消

脚本【跨平台】执行

只要你的环境可以执行tcl、perl脚本,也就是说安装了perl、tcl的解释器。那么python程序就可以执行tcl、perl。主要使用到了 subprocess模块。
原创
发布博客 2024.08.27 ·
419 阅读 ·
3 点赞 ·
0 评论 ·
0 收藏

【Verilog-CBB】开发与验证(7)——固定优先级仲裁器

仲裁器的应用场景非常多,特别是在一些多主多从的应用场景中,同时有多个设备有请求时,优先响应哪一个呢?比如总线的使用、内存的访问。仲裁器系列本文先开个头说一下固定优先级仲裁器的设计。既然讲到设计,那么就先说一下设计的要求。1、仲裁模块的请求数量在模块例化时可配置;2、仲裁的优先级bit0 > bit1 >……>bit N-1;3、发起请求的一方,在总线使用完毕后发送done信号(一个时钟高电平)给仲裁器告知。4、请求获得仲裁后需要在下个时钟周期拉低req信号。
原创
发布博客 2024.08.18 ·
606 阅读 ·
6 点赞 ·
0 评论 ·
9 收藏

【Verilog-CBB】开发与验证(6)——RS打拍器

前面两篇文章分别给出了RS前向/后向打拍器的设计,分别可以优化valid和ready信号的时序。那么如果想要同时优化valid/ready时序则可以同时例化前向/后向打拍器。那么例化时谁在前谁在后呢?xilinx官网给出RS双向打拍器的结构框图,也该是后向打拍器在前,前向打拍器级联在后向打拍器之后。本文在前两篇文章的基础上,对RS打拍器做整体的封装集成。包括如下几种工作模式:"BYPASS":直通模式。"FORWARD":前向模式,仅优化valid时序。
原创
发布博客 2024.08.17 ·
425 阅读 ·
12 点赞 ·
0 评论 ·
6 收藏

【Verilog-CBB】开发与验证(5)——RS后向打拍器

接上篇,完成了RS前向打拍器的CBB设计。RS后向打拍器的设计则主要是为了缓解ready信号的时序问题。后向打拍器是对ready以及数据信号进行寄存。RS后向打拍器的设计逻辑是这样的,复位时,ready缓存器(深度为1)对上游拉高ready,如果上游发来valid以及对应的数据,那么valid信号以及数据信号直接传给下游,data不需要缓存。如果后续的传输下游ready信号一直不反压上游,那么数据和有效信号不需要缓存直接传给下游。
原创
发布博客 2024.08.17 ·
299 阅读 ·
4 点赞 ·
0 评论 ·
3 收藏

【Verilog-CBB】开发与验证(4)——RS前向打拍器

我们知道时序路径的建立时间收敛依赖于触发器之间的组合逻辑延迟,以及时钟周期。对于一个确定的设计一般来说,时钟频率不会有太多的让步,因此修时序的时候主要发力点就是减小触发器之间组合逻辑延迟。一方面可以通过组合逻辑优化来降低组合逻辑延迟,另一方面也可以通过插入寄存器来优化时序。在数字设计中常用来打断前后级的逻辑(握手型总线协议),保证timing收敛,同时实现pipeline的高性能效果。AXI协议是目前广泛采用的总线协议(握手型总线协议)。
原创
发布博客 2024.08.04 ·
507 阅读 ·
5 点赞 ·
0 评论 ·
6 收藏

【Verilog-CBB】开发与验证(3)——多比特数据CDC DMUX

在实际的设计中可能出现这种时序,即数据的有效信号仅维持一个时钟周期的时间(下图case1)而数据信号在下一个数据到来之前维持稳定。这就涉及到对脉冲的展宽问题(快到慢时钟域)。模块的本地参数LP_PULSE_WIDTH表示,目的侧时钟域输出的有效信号宽度,“CARE-1”表示有效信号宽度为1个时钟周期(取上升沿),“NOTCARE”表示数据有效信号宽度不取边沿,直接将CDC打拍结果输出。对于很高数据速率的多比特数据CDC选择异步FIFO/RAM,对于数据速率很低的多比特数据直接选择DMUX会更简单一些。
原创
发布博客 2024.08.04 ·
1029 阅读 ·
15 点赞 ·
0 评论 ·
10 收藏

【Verilog-CBB】开发与验证(2)——单比特信号CDC同步器

多时钟域的设计中,CDC处理的场景还是蛮多的。单比特信号在CDC时,为保证信号采样的安全性,降低亚稳态,必须要对信号做同步处理。CDC从时钟的快慢关系来说分为两种case:快到慢、慢到快。对于脉冲型的控制信号,在以上两种case中都需要满足如下条件才能保证控制信号CDC的安全性:源端控制信号的脉冲宽度>1.5倍目的端时钟周期 (即 ”三时钟沿“ 要求)。一般建议以上条件中1.5增大为2。在设计同步器时需要注意,源端控制信号必须为寄存器输出。否则组合逻辑的毛刺可能会影响目的端的采样。
原创
发布博客 2024.08.03 ·
594 阅读 ·
5 点赞 ·
0 评论 ·
10 收藏

【Verilog-CBB】开发与验证(1)——开个头

在Verilog代码设计的过程中,经常会涉及到一些常用组件的应用,比如仲裁器、打拍器、RS双向打拍器等。这些组件如果重复开发就会降低效率。这些常用的组件业内称为CBB(Common Building Block)。本专栏旨在开发一些好用易用的CBB,承诺本专栏永不收费。并且每位读者都可以在评论区给出意见,欢迎各位读者使用开发的CBB,提出修改和优化的意见,共创共享。构建一个良好的CBB生态。
原创
发布博客 2024.08.03 ·
302 阅读 ·
13 点赞 ·
0 评论 ·
4 收藏

【Linux】有用但是易忘的命令/快捷键

1、查看当前终端shell脚本的类型2、查看当前系统中所有可用的shell3、修改当前终端的shell类型临时修改:直接在终端输入可用的shell即可进入,输入exit即可退出;永久修改,示例:chsh -s shell_path usernameshell_path为shell的路径,通过cat /etc/shells 可以查看;username为用户名。注意修改时需要输入密码,修改后重启才能生效。修改后可通过grep username /etc/passwd命令确实是否修改。
原创
发布博客 2024.07.14 ·
488 阅读 ·
8 点赞 ·
0 评论 ·
3 收藏

CDM/CDMA算法仿真DEMO -MATLAB源码

发布资源 2024.06.30 ·
mlx

【perl】脚本编程的一些坑&案例

记录自己跳进的【perl】编程小坑,以己为鉴。
原创
发布博客 2024.06.27 ·
538 阅读 ·
5 点赞 ·
0 评论 ·
10 收藏

【Perl】与【Excel】

perl脚本语言对于文本的处理、转换很强大。对于一些信息量庞大的文本文件,看起来不直观,可以将信息提取至excel表格中,增加数据分析的可视化。perl语言的cpan提供了大量模块。第一个用于对现有excel 表格的解析,第二个用于创建新的excel文件。如果单纯是将文本信息提取到excel表格中其实第二个模块用的更多。看自己需求吧。
原创
发布博客 2024.06.16 ·
928 阅读 ·
6 点赞 ·
0 评论 ·
7 收藏

【perl】基本语法 /备忘录/

【perl】基本语法
原创
发布博客 2024.06.12 ·
1342 阅读 ·
29 点赞 ·
0 评论 ·
18 收藏

【perl】环境搭建

【perl】环境搭建
原创
发布博客 2024.06.11 ·
683 阅读 ·
8 点赞 ·
0 评论 ·
3 收藏

FFA算法MATLAB仿真以及FPGA实现

发布资源 2024.05.24 ·
zip

南理工研究生电类综合实验报告

发布资源 2024.05.03 ·
pdf

抛物型偏微分方程数值求解MATLAB源码

发布资源 2024.05.03 ·
mlx

【tcl脚本实践Demo 1】文本生成、匹配、修改、读写

在芯片设计的流程中,各种EDA工具在设计、综合、布局布线、验证、时序分析等等环节都会产出大量的文件信息。这些信息是海量的,如果单纯靠程序员自己查看信息效率很低并且很容易纰漏。所以脚本语言可以很好的解决这个问题,可以利用脚本语言匹配到敏感的信息,完成对信息的匹提取、修改、写入等一系列操作。从信息类型来看,经典的包括ERROR、INFO、WARNING、CRITICAL WARNING等。我们最关心的是ERROR和CRITICAL WARNING。所以我们需要在众多信息中提取出ERROR和CRITICAL WA
原创
发布博客 2024.04.30 ·
1389 阅读 ·
1 点赞 ·
0 评论 ·
0 收藏

【vscode】 与 【tclsh】 联合搭建tcl开发环境

介绍了tclsh的安装与使用。但是大家有没有发现,这个环境下只能在命令行运行。这个对于初学者而言足够了,熟悉简单的语法,在命令行就可以实践操作。但是如果是要实现某个具体功能,要开发一个tcl小的脚本程序,那么在tclsh软件里面就不太好操作了。只能将已经写好的tcl文件,放在终端窗口运行。这样一来,很不方便的地方就是如果程序出错需要打开源文件继续debug,修完bug还要以命令输入的方式在终端执行tcl文件。这个过程就显得很繁琐。主要就是代码编辑器与程序输出结果不在一个界面,没有一个相对集成的开发环境。
原创
发布博客 2024.04.29 ·
553 阅读 ·
1 点赞 ·
0 评论 ·
0 收藏

空时谱估计仿真代码MATLAB源码

发布资源 2024.04.22 ·
zip
加载更多