串行FLASH W25Q128JV E 介绍

这款芯片支持 QSPI  ，价格适中

但是用起来要注意 默认状态 会跟型号后的尾号有关系

4.3 Write Protect (/WP)
写保护(/WP)引脚（PIN3,IO2）可用于防止状态寄存器被写入。与状态寄存器的块保护（CMP、SEC、 TB、 BP2、 BP1 和 BP0） 位和状态寄存器保护（SRP）位结合使用，可对小至 4KB 扇区的部分或整个内存阵列进行硬件保护。/WP 引脚为低电平有效。

4.4 HOLD (/HOLD)

/HOLD 引脚允许在主动选择时暂停设备。当 /HOLD 为低电平时，当 /CS 为低电平时，DO 引脚将处于高阻抗状态，DI 和 CLK 引脚上的信号将被忽略（无关紧要）。当 /HOLD 变为高电平时，设备可以恢复运行。当多个设备共享相同的 SPI 信号时，/HOLD 功能非常有用。/HOLD 引脚为低电平有效。当状态寄存器-2 的 QE 位设置为四路 I/O 时，/HOLD 引脚功能不可用，因为该引脚用于 IO3。有关四路 I/O 操作的引脚配置，请参见图 1a-c。

复位：

W25Q128JV 可通过软件复位序列复位到初始开机状态。该序列必须包括两条连续指令： 启用复位 (66h) 和复位 (99h)。如果指令序列被成功接受，器件将耗时约 30μS (tRST) 复位。复位期间不接受任何指令。对于 SOIC-16 和 TFBGA 封装，W25Q128JV 提供一个专用硬件 /RESET 引脚。将 /RESET 引脚驱动为低电平至少 ~1μS (tRESET*) 将中断任何正在进行的外部/内部操作，并将器件复位到初始上电状态。硬件 /RESET 引脚的优先级高于其他 SPI 输入信号（/CS、CLK、IOs）。

        上电或断电时，当 VCC 低于 VWI 的阈值时，W25Q128JV 将保持复位状态（参见上电时序和电压电平以及图 43）。复位时，所有操作均被禁用，且无法识别任何指令。在上电期间和 VCC 电压超过 VWI 之后，所有与编程和擦除相关的指令都会进一步禁用，延迟时间为 tPUW。这包括写使能、页编程、扇区擦除、块擦除、芯片擦除和写状态寄存器指令。请注意，芯片选择引脚 (/CS) 必须在上电时跟踪 VCC 电源电平，直到达到 VCC-min 电平和 tVSL 时间延迟，而且还必须在掉电时跟踪 VCC 电源电平，以防止出现不利的指令序列。如有需要，可在 /CS 上使用上拉电阻器来实现这一目的。

        上电后，设备自动进入写禁用状态，状态寄存器写使能锁存器 (WEL) 设置为 0。在接受页编程、扇区擦除、块擦除、片擦除或写状态寄存器指令之前，必须先发出写使能指令。在完成编程、擦除或写入指令后，写入启用锁存器（WEL）将自动清零至 0 的写入禁用状态。

        使用写状态寄存器指令和设置状态寄存器保护（SRP、SRL）和块保护（CMP、TB、BP[3:0]）位，可以方便地实现软件控制的写保护。这些设置允许将部分或整个内存阵列配置为只读。与写保护（/WP）引脚结合使用，可在硬件控制下启用或禁用状态寄存器的更改。更多信息，请参阅状态寄存器部分。此外，掉电指令还提供额外的写保护，因为除了释放掉电指令外，所有指令都会被忽略。

        W25Q128JV 还提供另一种使用单独块锁的写保护方法。每个 64KB 块（顶部和底部块除外，共 126 个块）和顶部/底部块内的每个 4KB 扇区（共 32 个扇区）都配有一个单独块锁位。当锁定位为 0 时，可以对相应的扇区或块进行擦除或编程；当锁定位设置为 1 时，对相应扇区或块发出的擦除或编程命令将被忽略。当设备接通电源时，所有单个块锁定位都将为 1，因此整个内存阵列都受到保护，不会被擦除/编程。必须发出 "单独块解锁 (39h) "指令才能解锁任何特定扇区或块。状态寄存器-3 中的 WPS 位用于决定使用哪种写保护方案。当 WPS=0 时（出厂默认值），设备将仅利用 CMP、SEC、TB、BP[2:0] 位来保护阵列的特定区域；当 WPS=1 时，设备将利用单个块锁进行写保护。

对W25Q128JV的 3个状态寄存器 的读写操作，共分配了6个指令， 分别对应 3个读指令和3个写指令，

 

 

一般来说  初始化过程 是

先读取 ID  ，用于测试芯片是否工作， SPI接口是否正常，

然后读取 状态寄存器 进行 查看

读取状态寄存器要使用 手册中的指令和时序，用来查看芯片的工作状态和相关配置，

然后 发送写使能命令，再擦除芯片，

然后写入数据 ，再读取 进行测试比较。

 W25Q128JVEQ 上电后的 状态寄存器是0x02,0x02,0x02