学习ADPLL的一些总结1

本文介绍了ADPLL中鉴相器的四种类型,包括过零采样鉴相器、触发器型数字鉴相器等,并探讨了TDC的实现方式,特别是针对FPGA环境下使用延迟线架构的限制。此外,讨论了环路滤波器的两种结构和振荡器的两种设计,以及小数分频器的工作原理。最后,对比了ADPLL的性能指标,如是否闭环、频率范围和峰值抖动等。
摘要由CSDN通过智能技术生成

鉴相器:

1.过零采样鉴相器;

2.触发器型数字鉴相器;

3.超前-滞后型数字鉴相器;

4.奈奎斯特速率取样鉴相器。

 

TDC检测参考时钟和分频器的输出信号的相位差,将结果以数字形式输出。

(单用VERILOG,不用约束,使用延迟线(Delay-Line)架构实现TDC的是没有可能(

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值