2024年秋招提前批面经：小米NPU芯片设计

2024.07.22 一面

1、自我介绍
2、让我画一下关于PCIE项目的框图
3、PCIE用的什么类型
4、根据框图问我带宽问题，会不会数据溢出问题
5、在项目中使用了fifo，问fifo如何缩减，可以减到多少
6、AXI4总线中使用的len（burst长度）是多少
7、AXI4的ID是多少bit的
8、有没有实现AXI4的outstanding以及乱序功能
9、让我画一下第二个项目npu的框图
10、问运算阵列可以实现什么功能
11、乘法和加法是一个cycle实现吗，这会不会对主频有影响？
12、如果每个cycle只实现乘法或者加法，当乘法×1的话，会不会就浪费掉了一个周期。或者有没有其他的方法
13、当同时启动多个运算单元时瞬时功率会很高，如何避免这些问题？
14、在静态时序分析中当两个寄存器之间的时序不满足时该怎么办？

2024.07.22 二面

1、自我介绍
2、讲一下项目里面最难的项目；
3、由于讲的项目功能比较简洁，询问了项目的代码量，哪部分功能代码写的多；

    主打的就是一个处理器架构的设计（当然要代码比较少）。

4、指令存储器中指令的大概数量；
5、缓存模块的作用及大小，每张图片的大小；
6、如何实现卷积的
7、读入数据后如何处理数据的（是在DDR3中就摆放好的还是由npu进行处理）？
8、每个阵列单元有什么功能。怎样实现
9、问运算阵列可以实现什么功能
10、怎么样实现池化的
11、运算阵列中的加法怎么实现的？调的IP还是使用Verilog代码搭的？
12、运算阵列中的乘法器最多能实现能实现多少次的成累加