ZYNQ
Steven&Aileen
亏功一篑,未成丘山。
凿井九阶,不次水泽。
展开
-
ZYNQ 的供电有上电顺序的要求
由于 ZYNQ 的供电有上电顺序的要求,所以这些电源的产生顺序必须符合 ZYNQ 的上电顺序要 求,图中的蓝色虚线表示这些电源的产生顺序。 ZYNQ 芯片的 PS 和 PL 都需要多组电源。如下表所示:PS 和 PL 的供电完全独立,两者之间没有任何上电顺序的要求,PS 电源(VCCPINT,VCCPAUX,VCCPLL, VCCO_DDR,VCCO_MIO0 和 VCCO_MIO1)可在任何 PL 电源之前或之后上电。但是 PS 和 PL 各自内部 的各个电源之间却有.原创 2021-04-15 10:52:13 · 8233 阅读 · 3 评论 -
00 XILINX 基础知识
Xilinx的FPGA命名规则https://blog.csdn.net/wordwarwordwar/article/details/52906187?utm_source=blogxgwz71.xilinx的FPGA命名规则Xilinx的ug112第一章中介绍了Xilinx公司的FPGA命名规则。一般而言,大的FPGA的上表面是这个样子的。譬如,对于编号为XC4VLX60...转载 2020-03-12 17:12:17 · 272 阅读 · 0 评论 -
01 XILINX SDK工程文件直接打开
文章参考:直接打开XILINX SDK工程https://blog.csdn.net/wwwlyj123321/article/details/78346630?locationNum=7&fps=1原创 2020-03-12 15:07:03 · 1108 阅读 · 0 评论 -
IP AXI-INTERCONNECT
这个IP核是经常用到的,当我们在PL中增加某些IP核时,默认的选项是自动连接到processing_system_v7_0中,而选择这个后,会自动生成一个AXIINTERCONNECT将GP0或者GP1和IP核连接在一起,那么具体AXI-INTERCONNECT是做什么的呢?在赛灵思提供的官方文档PG059中,它是这样描述的:AXIInterconnect核心连接1个或者多个AXI内存...原创 2020-03-04 17:31:32 · 2079 阅读 · 0 评论