Matlab - Data_Reconstruction

1、notepad++与quartus ii的关联打开quartus ii软件，选择菜单栏“Tools——>Options…”，在弹出的对话框中，选择General选项卡下的Preferred Text Editor，如图所示。2、添加Execute命令安装好NppExec插件后按F6，输入　　cmd /k cd "$(CURRENT_DIRECTORY)" & vlib.exe work & vmap.exe work work & vlog.exe ".

1、对修改的部分进行重新编译，只修改了testbench文件则重新编译tb文件，只修改了模块文文件则只编译模块文件，很多文件都修改了，按住Ctrl选择多个文件一起重新编译。2、然后在波形窗口或者工程窗口，重启仿真（Restart），不需要再次选择tb文件运行仿真3、提示文件被修改，选择Reload即可4、查看波形窗口运行仿真，波形就出来了。5、如波形信号没有，观察sim窗口，出现run -all未出现红色错误即可。看wave中信号有没有加入到波形显示窗口，如果未...

系统：WIN 10环境：ISE 14.7故障：iMPACT在win10 64位系统中出现闪退的问题解决办法：找到这个两个文件(libPortability.dll、libPortabilityNOSH.dll)，并复制两份重要的是：把那个libPortability.dll 重命名为 libPortability_bac.dll, 把libPortabilityNOSH.d...

module add(a,b,c); input [1:0] a; input [1:0] b; output [2:0] c; assign c = a + b;endmodulemodule test(); reg [1:0] a1,b1; wire [2:0] c1; ...

转载文章：https://blog.csdn.net/a14730497/article/details/8031621 任务就是一段封装在“task-endtask”之间的程序。任务是通过调用来执行的，而且只有在调用时才执行，如果定义了任务，但是在整个过程中都没有调用它，那么这个任务是不会执行的。调用某个任务时可能需要它处理某些数据并返回操作结果，所以任务应当有接收数据的输入端...

摘自<<Altera FPGA 勇敢的芯 入门指南>>第12章Altera FPGA 配置方式概述FPGA 是基于 RAM 结构的，而 RAM 是易失存储器，在掉电后保 存在上面的数据就丢失了，重新上电后需要再下载一次才可以。因此，我 们肯定不希望每次重新上电后都用 PC 去下载一次，工程实现也不允许我 们这么做。所以，通常 FPGA 旁边都有一颗配置芯片，它通常是一片 FLASH， 或者是并行或者是串行接口的。不管是串行还是并行的 FLASH，它们的启 动加载原理基本

程序写了一大堆，基础知识一点也没有根据逻辑电路的不同特点，数字电路可以分为：组合逻辑和时序逻辑。1 组合逻辑：组合逻辑的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原本的状态无关，逻辑中不牵涉跳变沿信号的处理，组合逻辑的verilog描述方式有两种：（1）：always @（电平敏感信号列表）always模块的敏感列表为所有判断条件信号和输入信号，但一定要注意敏感列表的完整性。在always 模块中可以使用if、case 和for 等各种RTL 关键字结构。由于赋值语句有阻塞赋值和

vivado设置断点可以观测更多的信号1、打开 xxx.v 文件只要是显示红色圆圈的位置就是可以设置断点，单击红色圆圈2、单击运行 3、可以看到红色线框内有很多信号了，这些就是内部的运行信号，可以让我们观察程序更加仔细。4、用鼠标单击几个信号，然后右击后单击 Add To Wave Window 5、可以看到我们添加进来的三个寄存器变量 备注：按钮 1 是...

文章参考：https://blog.csdn.net/msrgr/article/details/84143642Altera Quartus II软件打开时进行仿真可供选择：Xlinx VIVADO软件打开时进行仿真可供选择：run behavioral simulation 行为级仿真，也是通常说...

文章参考：https://blog.csdn.net/qq_22168673/article/details/101546898

参考文章：https://blog.csdn.net/weixin_37182342/article/details/86538486参考文章：https://www.cnblogs.com/ninghechuan/p/6822261.html仿真环境 ：modulsim 10.1a1、双击打开modelsim se-64 10.1a、File->New->Project,...

本文来源于网络，感谢网友无私分享文章参考：http://tech.ic5.cn/News_1228.html文章参考：https://blog.csdn.net/qq_15026001/article/details/99689876文章参考：https://www.cnblogs.com/digital-wei/p/6014450.html（*典型异步电路设计-脉冲同步（2））...

TTL电平的VIH/VIL一般是2V/0.8V,VOH/VOL一般是 2.4V/0.4V，不论是3.3V还是5V的TTL都一样的；CMOS的VIH/VIL一般是70%VCC/30%VCC，VOH/VOL一般是80% VCC/20%VCC，所以不同的电平不能互推！另外CMOS的速度比较快，一般的高速器件采用！常见逻辑电平标准现在常用的电平标准有TTL、CMOS、LVTTL、LVCMOS、...