![](https://img-blog.csdnimg.cn/20201014180756928.png?x-oss-process=image/resize,m_fixed,h_224,w_224)
PCB Layout
AD、Cadence 、 Pads
Steven&Aileen
亏功一篑,未成丘山。
凿井九阶,不次水泽。
展开
-
AD 设置1比1打印
为了直观地反应原件的尺寸,有时候需要按1比1比例进行打印,方便和结构设计人员沟通,确认尺寸。下面以Altium Designer 19为例进行简单的介绍。1、打开原始PCB图纸2、点击菜单栏的“File”->"Print Preview...";打印预览功能3、鼠标右键,页面设置,进行如图设置4、点击关闭,打印输出...原创 2022-04-15 10:23:57 · 5280 阅读 · 0 评论 -
差分布线 USB3.0布线设计
原文链接:https://blog.csdn.net/lwjun/article/details/92574928USB 3.0硬件设计概述USB3.0相比2.0在硬件物理连接上有较大的改变,采用的是RX/TX全双工链路设计,由2对差分信号组成,同时向下兼容USB2.0,所以整个接口有3对差分信号,分别为USB3_RXM/USB3_RXP,USB3_TXM/USB3_TXP,USB2_DM/USB2_DP,USB3.0的传输速率可达到5Gbps,相比USB2.0 480Mbps有比较大的提供。转载 2021-12-08 18:33:14 · 13627 阅读 · 0 评论 -
差分布线 AD设置
参看:PCB阻抗设计参考、PCB迹线的阻抗控制技术、PCB阻抗匹配总结阻抗大小与 差分线的线宽、线间距、介质厚度、成品铜厚、介电常数、叠层结构 等有关。差分线的线宽、线间距,这些都是在 PCB 规则里设置好的。为什么要设置成线宽 6 mil,间距 8 mil 等等这样的要求,除了与制版价格有关,它还和阻抗大小有关的!!线宽、线距设置线宽:(最小线宽 5mil)差分线间距:(差分线最小间距 10mil)其他信号线间距:(最小线宽 7.5mil)查...原创 2021-12-08 09:06:18 · 5972 阅读 · 0 评论 -
差分布线 阻值匹配
文章参考:差分布线 - 骏骏 - 博客园 (cnblogs.com)阻抗计算工具: Polar CITS25PCB导线所"流通"的"讯号"传输时所受到的阻力(即波沿传输线路传输时电压和电流的比值),另称为"特性阻 抗",代表符号为Z0.软件下载Polar CITS25 阻抗计算工具下载例子:我们用一对 0.006 英寸宽, 1/2 盎司铜厚,间距为 0.01 英寸, FR4 材料作衬底,离地线层 0.005 英寸 (微带方式)的差分信号走线的差分阻抗计...原创 2021-12-08 09:03:00 · 1142 阅读 · 0 评论 -
差分布线_USB
文章参考:差分布线 - 骏骏 - 博客园 (cnblogs.com)USB2.0接口差分信号线设计差分线由两根平行绘制在PCB板表层(顶层或底层)发生边缘耦合效应的微带线(Microstrip)组成的,其阻抗由两根微带线的阻抗及其和决定,而微带线的阻抗(Zo)由微带线线宽(W)、微带线走线的铜皮厚度(T)、微带线到最近参考平面的距离(H)以及PCB板材料的介电常数(Er)决定,其计算公式为:Zo={87/sqrt(Er 1.41)]}ln[5.98H/(0.8W T)]。影响差分线阻...原创 2021-12-08 08:58:36 · 5084 阅读 · 0 评论 -
AD19 板型开槽
想在板子上开一个槽或者挖一个孔该如何操作,是使用Keep-Out层还是Mechanical层,其实这两种在实际操作中都有人用,但是两种都不规范,存在隐患。正确的做法是使用“板子切割”(board cutout)方法。具体方法就是在任意一个PCB层上画出需要挖槽孔的形状,然后选择这个形状的所有线条,选择Tools-->Convert-->Create Board Cutout from Selected Primitives。这样就完成一个真正的挖孔开槽操作,可以...原创 2021-07-21 11:03:24 · 3336 阅读 · 0 评论 -
AD19 布线调整不自动删除旧线
在布线修改时,往往采用在原来布线基础上再重新走线的方法。默认设置新走的线连好后,旧的线altium designer不自动删除的情况。操作方法,点击TAB键,弹出 “Properties” 对话框将 “Routing Gloss Effort” 中 Automatically Romove Loops勾选删除...原创 2021-07-21 10:57:48 · 5933 阅读 · 0 评论 -
AD19覆铜_单独设置单个焊盘与铜皮的连接方式
1、我们调出Properties面板,然后选择需要更改连接方式的焊盘,如下图所示;原创 2021-07-21 10:47:50 · 1169 阅读 · 0 评论 -
AD19 PCB界面左右侧状态栏粘连
AD19打开左右侧状态栏时不同属性的状态栏重叠在一起,查找器件属性不容易打破重叠的方案的做法是左键点击要打破的属性,将其拖动到屏幕中间,然后同样的方法,同样按住鼠标左键移动回去...原创 2021-07-01 15:49:19 · 1637 阅读 · 0 评论 -
铝基板 - 焊接
铝基板PCB(MCPCB)的加工 铝基板PCB(MCPCB)的加工时会遇到的难点: 1.铝基板往往应用於功率器件,功率密度大,所以铜箔比较厚.如果使用到3oz以上的铜箔,厚铜箔的蚀刻加工需要工程设计线宽补偿,否则,蚀刻後线宽就会超差. 2.铝基板的铝基面在PCB加工过程中必须事先用保护膜给予保护,否则,一些化学药品会浸蚀铝基面,导致外观受损.且保护膜极易被碰伤,造成缺口,这就要求整个PCB加工过程必须插架. 3.玻纤板锣板使用的铣刀硬度比较小,而铝基板使用的铣刀硬度大.加工过程中生产玻纤板铣刀转速快,而生产原创 2021-05-18 14:20:59 · 1965 阅读 · 0 评论 -
PADS 导入cadence dsn文件,同步pads layout
PADS Logic功能十分强大,可以导入OrCAD 、 AD原理图文件1、打开软件:2、菜单栏:文件 \ 导入 \ orcad7-16.6 捕获文件(.dsn)3、菜单栏:工具\PCB Layout(ctrl +shift +o)4、效果如下原创 2020-11-26 11:06:28 · 4850 阅读 · 0 评论 -
Cadence 03_j 原理图中高亮网络
https://blog.csdn.net/LGCPCB/article/details/89678106Cadence OrCAD 如何原理图中高亮网络orCAD能否像Atium Desiger软件一样在原图理中选中网络按住ALT键就可以高亮网络的相似功能呢?答案是可以的。实现方法:1、在原理图选中想高亮的网络,右击选择::Select Entire Net...原创 2020-05-19 08:44:34 · 704 阅读 · 0 评论 -
allegro 08_G 隐藏 or 显示电源网路
文章参考:https://blog.csdn.net/varding/article/details/19477165设置1、隐藏飞线logic=>Identify DC Nets,在里面把地或者电源设置成0或者3.3之类的就能隐藏鼠线了,并且这些被隐藏的网络会用方框包起来,这样也不会忘了布线这个操作实际上就是给这个网络添加个:RATSNEST_SCHEDULE = POWER_AND_GROUND属性效果:2、显示隐藏飞线 ...原创 2020-05-15 14:41:07 · 473 阅读 · 0 评论 -
allegro 08_I 单层高亮
allegro可以像AD中Shift + S般高亮显示单层(仅模糊显示其他层,无法想ad中仅操作单层)。但是可以线性调节透明度,这点很爽。大家为了使用方便,也可以自行添加快捷键,来进行切换。找到了原文链接:https://blog.csdn.net/dgyilang/article/details/103988247运行环境测试了一下效果不错,但是要先设置透明度然后点击:网格可以在setup /grid中打开关闭最后我们设置一个快捷键 (https://b...原创 2020-05-15 13:13:37 · 769 阅读 · 0 评论 -
allegro 08_H 过孔实心空心切换
文章参考:https://blog.csdn.net/Britripe/article/details/106016705文章基于cadence16.61、setup / Design Parameters2、Filled Pads3、效果:实心:空心:原创 2020-05-15 11:31:13 · 1259 阅读 · 0 评论 -
allegro 08_F 扇出BGA器件
https://blog.csdn.net/qq_38376586/article/details/86754364原创 2020-05-15 10:19:15 · 267 阅读 · 0 评论 -
allegro 08_g 蛇形走线
文章基于Cadence 16.61、Route ->Delay Tune ,鼠标点击等长线的单挑线较短的一条。原创 2020-05-15 10:07:01 · 332 阅读 · 0 评论 -
Cadence 02_F 更改原理图界面
https://blog.csdn.net/LGCPCB/article/details/88045546原创 2020-05-13 10:26:20 · 272 阅读 · 0 评论 -
allegro 08_E 拉线options选项都有什么
Act :当前布线层Line lock :可选line和Arc,走线角度route offset :路线偏移miter :斜接,走线时转角的长度Line width :线宽BUBBLE -> shove perferred 推挤 -> hug only 抱紧 -> hug perferred 抱紧...原创 2020-05-13 10:09:47 · 1400 阅读 · 0 评论 -
allegro 08_E 差分布线设置
https://blog.csdn.net/qq_29350001/article/details/50904312https://www.cnblogs.com/guojun-junguo/p/9551061.html文章介绍了差分线的应用,可以参考一下:文章主要介绍差分线拉线时操作:差分线拉线过孔方向设置: 水平、垂直、斜向上、斜向下 过孔距离设置...原创 2020-05-13 09:52:33 · 385 阅读 · 0 评论 -
allegro 07_D 差分布线规则设置
差分信号:就是幅值相等,相位相反的信号。差分走线就是承载差分信号的布线,要求长度和宽度相等。另外在说明一点,在高速差分布线中首先我们要考虑等长的概念。差分布线规则设置:1、点击约束管理器图标或者调用菜单栏:Setup->constraints->electrical2、设置差分走线3、改变差分对的规则属性electrical->net->routing->differential pair中可以看到设...原创 2020-05-13 09:31:32 · 2776 阅读 · 0 评论 -
allegro 06_i 大十字光标的使用
选择Display->Cursor,里面有个pcb_cursor可选菜单。若是选择cross,则是小十字光标,若是选择infinite,则是出现大光标。勾选:infinite_cursor_bug_nt 画线时会消失,笔者这里没有选择,按着自己的习惯来;好像有拖尾问题,后续验证下...原创 2020-05-08 10:29:39 · 416 阅读 · 0 评论 -
allegro 07_A 规则设置基本知识
添加规则设置,文章基于Cadence 16.6版本:Electrical电气规则;设置等长等physical物理规则:常用 --设置线宽等Spacing线距规则:常用same net spacing相同网络线距规则:properties属性:焊盘属性,器件属性DRC...原创 2020-05-08 09:53:17 · 561 阅读 · 0 评论 -
allegro 08_C 群组走线过孔设置
说是Allegro 16.5版本新增的功能,填写这里因为无法找到布线时过孔对齐,找到这种方法原创 2020-05-08 09:22:15 · 269 阅读 · 0 评论 -
allegro 06_G 元件对齐Align components
器件的布局不但考虑电路的连通性,同时也考虑美观性,艺术性,所以器件布局尽可能整齐美观。通过网格对齐元件想要使元件横平竖直非常困难,这里我们主要使用“Align components 元件对齐”1、选择Setup菜单栏下Application Mode选项下Placement Edit模式 \ 或通过快捷图标选取:2、框选器件,然后将光标放置于器件上右键,选择Align ...原创 2020-05-07 22:00:02 · 922 阅读 · 0 评论 -
allegro 06_F 元件对齐插件
经常使用AD,在元器件摆放时可以自动选择器件对齐,管脚对齐方式,是自己制作的电路板更加美观;突然转换到Allegro中,操作更加复杂,找不到进行快速布局的方法,搜索下网络,发现早有人对这个问题进行研究: Allegro小工具简单实用,支持元器件、丝印、管教、过孔等的自动对齐,多种对齐方式可选。 建议Allegro版本16.3以上。笔者用16.6测试通过。...原创 2020-04-27 17:26:35 · 520 阅读 · 0 评论 -
allegro 08_B 群组走线
1、管脚选择 1)、点击Ctrl +鼠标右键选择要链接的管脚 2)、框选要连接的管脚2、Add line 就可以群组走线了 其中:线头带“ X ”标志的是控制线在右键菜单里面切换单根走线模式(再次点击则又切换回群组走线模式)。注:注意 "Single Trace Mode " 可以用于连接过孔,等操作注:两线时两次双击可以自动添...原创 2020-04-26 09:41:22 · 301 阅读 · 0 评论 -
allegro 06_E 移动元件,设置飞线显示还是隐藏
选择移动元件指令后,点击设置Stretch etch可以设置或者隐藏飞线显示飞线(Stretch etch不勾选)隐藏飞线(Stretch etch 勾选)原创 2020-04-24 09:14:08 · 2256 阅读 · 0 评论 -
allegro 08_A 关闭与隐藏所有网络飞线
操作:显示网络飞线 Display / Show Rats /all隐藏网络飞线 Display / BlankRats /all原创 2020-04-24 08:43:15 · 1007 阅读 · 0 评论 -
allegro 04_F 通孔IC元件封装制作流程
本文档以一个DIP8封装为例来进行说明。DIP封装的尺寸如下图所示。通孔焊盘设计通孔焊盘设计过程与3.1节类似,区别在于对于通孔IC,一般会用一个特殊形状的通孔来表示第一脚,这里第一脚的焊盘用正方形,其他为圆形。引脚直径d(一般的引脚并非圆柱而是矩形,此时d应该取长度)为0.46 mm,接近20 mil,故钻孔直径32 mil,焊盘直径48 mil,Anti-pad的直径为68 ...原创 2020-04-19 10:15:09 · 744 阅读 · 0 评论 -
allegro 04_E 贴IC元件封装制作流程
表贴IC是目前电子系统设计过程中使用最为广泛地,本文以集成运放AD8510的SO8为例来进行叙述。其尺寸图如下所示焊盘设计尺寸计算对于如SOP,SSOP,SOT等符合下图的表贴IC。其焊盘取决于四个参数:脚趾长度W,脚趾宽度Z,脚趾指尖与芯片中心的距离D,引脚间距P,如下图:焊盘尺寸及位置计算:X=W+48 mil S=D+24 mil ...原创 2020-04-19 10:10:12 · 941 阅读 · 0 评论 -
allegro 04_D 直插分立元件封装制作流程
通孔分立元件主要包括插针的电阻、电容、电感等。本文档将以1/4W的M型直插电阻为例来进行说明。通孔焊盘设计:尺寸计算:(英制)设元件直插引脚直径为:PHYSICAL_PIN_SIZE,则对应的通孔焊盘的各尺寸如下:钻孔直径DRILL_SIZE= PHYSICAL_PIN_SIZE+12 mil,PHYSICAL_PIN_SIZE<=40 ...原创 2020-04-19 09:55:22 · 1331 阅读 · 0 评论 -
allegro 04_B 元件封装制作流程
引言一个元件封装的制作过程如下图所示。简单来说,首先用户需要制作自己的焊盘库Pads,包括普通焊盘形状Shape Symbol和花焊盘形状Flash Symbol;然后根据元件的引脚Pins选择合适的焊盘;接着选择合适的位置放置焊盘,再放置封装各层的外形(如Assembly_Top、Silkscreen_Top、Place_Bound_Top等),添加各层的标示符Labels,还可以设定元件的...原创 2020-04-19 07:30:21 · 218 阅读 · 0 评论 -
allegro 06_D 快捷键设置
allegro pcb 快捷键设置,操作方法:1、首先 ,在Cadence 根目录下查找"ENV"文件*注释:可以用全局搜索指令找到env文件eg : C:\Cadence\SPB_16.6\share\pcb\text\env2、然后,用记事本打开ENV,添加快捷键*注释1 :空格的快捷键添加方法,如上图*注释2 :funckey 添加的快捷键 ,alias 它不可以...原创 2020-03-20 10:46:41 · 758 阅读 · 0 评论 -
Cadence 06_C 导入元件状态查询
Display / Status原创 2020-03-20 09:59:54 · 145 阅读 · 0 评论 -
Cadence 06_A 导入网表
将原理图文件导入到网表中,需要做一个准备工作,就是设置库路径 设置好原理图所使用的封装路径和焊盘路径设置好,并且你在原理图设置好的封装名,在你封装库中一定要存在,如果不存在,那么就可能会出错。 ”Setup / User Preferences..“,找到Path的lib,将库文件路径添加然后,经行导入网表操作”File / Import / Logi...原创 2020-03-20 09:54:30 · 599 阅读 · 1 评论 -
allegro 06_C allegro pcb Grid 网格的设置
allegro Grid 网格的设置与AD不同在于他每一个层叠结构中都可以设置栅格大小每一层层叠结构有自己设置控制,eg :Board Geometry属于非电气层,设置后执行(100.0,400.0)(*单位,精度在setup / design parameters 设置)而电气层执行(100.0,100.0)设置要求*注:调用的定位孔按照Non-Etch ...原创 2020-03-19 21:08:38 · 3482 阅读 · 0 评论 -
allegro 06_B 布线颜色设置
方法1:快捷键:Ctrl+F5方法2:菜单栏 > Display > Color/visibility配置项1:透明度Global Transparency ,全局透明度,建议设置70%以上,接近实心线,走线比较清晰。Shapes Transparency,覆铜透明度,建议30%以下,不会太遮挡走线路径。配置项2:层颜色在Stack-Up中设置,如下...原创 2020-03-19 10:29:04 · 3733 阅读 · 0 评论 -
allegro 05_C 板型层叠结构设置
板型层叠结构设置;使用“Setup / Cross-section”*Subclass Name:是该层的名称,可以按照自己的需要来填写。Type :选择该层的类型,有三种:(·CONDUCTOR:走线层;·PLANE:平面层,如GND平面;·DIELECTRIC:介电层,即隔离层。)Material :设置的是该层的材料,一般根据实际PCB板厂提供的资料来设置。 ...原创 2020-03-19 09:13:02 · 901 阅读 · 0 评论 -
allegro 05_A PCB电路板版型创建、定位孔调用步骤
首先打开PCB文件,指向存储工程目录然后设置绘图格式然后调用 "Add / Line " ; class /subclass 选择 “Board Geometry / Outline ”;输入起点坐标,调用Command 精确绘制版型坐标*对于电路板边框,线宽设置为零就可以了;线性选择实线就可以了 Solid然后设置 倒角 "Manufacture / Drafting / ...原创 2020-03-18 21:30:49 · 976 阅读 · 0 评论