名称 引脚编号 功能 说明(1)
JTAG
TRST 78 使用内部下拉电阻进行JTAG测试复位。当被驱动为高电平时,TRST使扫描系统获得器件 运行的控制权。如果这个信号未连接或者被驱动至低电平,此器件在功能模式下运转,并且 测试复位信号被忽略。
注释:TRST是一个高电平有效测试引脚并且必须在正常器件运行期间一直保持低电平。在 这个引脚上需要一个外部下拉电阻器。这个电阻器的值应该基于适用于这个设计的调试器推 进源代码的驱动强度。通常一个2.2kQ电阻器可提供足够的保护。由于这是应用专用的, 建议针对调试器和应用正确运行对每个目标板进行验证。(I, 1)
TCK 87 带有内部上拉电阻(I, T)的JTAG测试时钟
TMS 79 带有内部上拉电阻器的JTAG测试模式选择(TMS)。这个串行控制输入在TCK上升沿上的 TAP控制器中计时。(I, T)
TDI 76 带有内部上拉电阻的JTAG测试数据输入(TDI)。TDI在TCK的上升沿上所选择的寄存 器(指令或者数据)内计时。(I, T)
TDO 77 JTAG扫描输出,测试数据输出(TDO)。所选寄存器(指令或者数据)的内容被从TCK下 降沿上的TDO移出。(O/Z 8mA驱动)
EMU0 85 仿真器引脚0。当TRST被驱动至高电平时,这个引脚被用作一个到(或者来自)仿真器系统 的中断并且在JTAG扫面过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫 面模式中。在EMU0引脚处于逻辑高电平状态并且EMU1引脚处于逻辑低电平状态 时,而ST引脚的上升沿将把器件锁存在边界扫面模式。(I/O/Z, 8mA驱动强度T) 请注意:建议在这个引脚上连接一个外部上拉电阻器。这个电阻器的值应该基于适用于这个 设计的调试器推进源代码的驱动强度。通常一个2.2k。至4.7kQ的电阻器已可以满足要 求。由于这是应用专用的,建议针对调试器和应用正确运行对每个目标板进行验证。
EMU1 86 仿真器引脚1。当而ST被驱动至高电平时,这个引脚被用作一个到(或者来自)仿真器系统 的中断并且在JTAG扫面过程中被定义为输入/输出。这个引脚也被用于将器件置于边界扫 面模式中。在EMU0引脚处于逻辑高电平状态并且EMU1引脚处于逻辑低电平状态 时,TRST引脚的上升沿将把器件锁存在边界扫面模式。(I/O/Z, 8mA驱动强度T) 请注意:建议在这个引脚上连接一个外部上拉电阻器。这个电阻器的值应该基于适用于这个 设计的调试器推进源代码的驱动强度。通常一个2.2k。至4.7k0的电阻器已可以满足要 求。由于这是应用专用的,建议针对调试器和应用正确运行对每个目标板进行验证。
闪存
VDD3VFL 84 3.3V闪存内核电源引脚。这个引脚应该一直被连接至3.3V。
TEST1 81 测试引脚。为TI预留。必须被保持为未连接。(I/O)
TEST2 82 测试引脚。为TI预留。必须被保持为未连接。(I/O)
时钟
XCLKOUT 138 取自SYSCLKOUT的输出时钟。XCLKOUT或者与SYSCLKOUT的频率一样、或者为其 一半,或为其四分之一°这是由位18: 16(XTIMCLK)和在XINTCNF2寄存器中的位2 (CLKMODE)控制的。复位时,XCLKOUT=SYSCLKOUT/4。通过将 XINTCNF2[CLKOFF] 设定为1,XCLKOUT信号可被关闭。与其它GPIO引脚不同,复位时,不将XCLKOUT引 脚置于一个高阻抗状态。(O/Z, 8mA驱动)
XCLKIN 105 外部振荡器输入。这个引脚被用于从一个外部3.3V振荡器馈入一个时钟。在这种情况 下,X1引脚必须连接到GND。如果使用到了晶振/谐振器(或1.9V外部振荡器被用来把时 钟馈入X1引脚),此引脚必须连接到GND。(I)
(1) I=输入,O =输出,Z = U阻抗,OD =开漏,T =上拉,1 =下拉
名称 引脚编号 功能 说明(1)
X1 104 内部/外部振荡器输入.为了使用这个振荡器,一个石英晶振或者一个陶瓷电容器必须被连接 在X1和X2上。X1引脚以1.9V内核数字电源为基准。一个1.9V外部振荡器也可被连接 至X1引脚。在这种情况下,XCLKIN引脚必须接地。如果一个3.3V外部振荡器与 XCLKIN引脚一起使用的话,X1必须接至GND。(I)
X2 102 内部振荡器输出。可将一个石英晶振或者一个陶瓷电容器连接在X1和X2。如果X2未使 用,它必须保持在未连接状态。(O)
复位
XRS 80 器件复位(夜 和安全装置复位(输出)。 —
器件复位。XRS导致器件终止执行。PC将指向包含在位置0X3FFFC0中的地址。当XRS 被置为高电平时,在PC指向的位置开始执行。当一个安全装置复位发生时,这个引脚被 DSC驱动至低电平。安全装置复位期间,在512个OSCCLK周期的安全装置复位持续时 间内,XRS引脚被驱动为低电平。(I/OD, T)
这个引脚的输出缓冲器是一个有内部上拉电阻的开漏器件。建议由一个开漏器件驱动这个引 脚。
ADC信号
ADCINA7 35 模拟量输入 ADC组A,通道7输入(I)
ADCINA6 36 ADC组A,通道6输入(I)
ADCINA5 37 ADC组A,通道5输入(I)
ADCINA4 38 ADC组A,通道4输入(I)
ADCINA3 39 ADC组A,通道3输入(I)
ADCINA2 40 ADC组A,通道2输入(I)
ADCINA1 41 ADC组A,通道1输入(I)
ADCINA0 42 ADC组A,通道0输入(I)
ADCINB7 53 ADC组B,通道7输入(I)
ADCINB6 52 ADC组B,通道6输入(I)
ADCINB5 51 ADC组B,通道5输入(I)
ADCINB4 50 ADC组B,通道4输入(I)
ADCINB3 49 4路比例阀使用 ADC组B,通道3输入(I)
ADCINB2 48 ADC组B,通道2输入(I)
ADCINB1 47 ADC组B,通道1输入(I)
ADCINB0 46 ADC组B,通道0输入(I)
ADCLO 43 低基准(连接至模拟接地)(I)
ADCRESEXT 57 ADC外部电流偏置电阻器。将一个22k0电阻器接至模拟接地。
ADCREFIN 54 外部基准输入(I)
名称 引脚编号 功能 说明(1)
ADCREFP 56 内部基准正输出。要求将一个低等效串联电阻(ESR)(低于1.5Q)的2.2pF陶瓷旁通电容 器接至模拟接地。
注释:使用ADC时钟速率从系统使用的电容器数据表中提取ESR技术规范。
ADCREFM 55 内部基准中输出。要求将一个低等效串联电阻(ESR)(低于1.5Q)的2.2pF陶瓷旁通电容 器接至模拟接地。
注释:使用ADC时钟速率从系统使用的电容器数据表中提取ESR技术规范。
CPU和I/O电源引脚
VDDA2 34 ADC模拟电源引脚
VSSA2 33 ADC模拟接地引脚
VDDAIO 45 ADC模拟I/O电源引脚
VSSAIO 44 ADC模拟I/O接地引脚
VDD1A18 31 ADC模拟电源引脚
VSS1AGND 32 ADC模拟接地引脚
VDD2A18 59 ADC模拟电源引脚
VSS2AGND 58 ADC模拟接地引脚
VDD 4 CPU和逻辑数字电源引脚
VDD 15
VDD 23
VDD 29
VDD 61
VDD 101
VDD 109
VDD 117
VDD 126
VDD 139
VDD 146
VDD 154
VDD 167
VDDIO 9 数字I/O电源引脚
VDDIO 71
VDDIO 93
VDDIO 107
VDDIO 121
VDDIO 143
VDDIO 159
VDDIO 170
VDDIO
名称 引脚编号 功能 说明(1)
VSS 3 数字接地引脚
VSS 8
VSS 14
VSS 22
VSS 30
VSS 60
VSS 70
VSS 83
VSS 92
VSS 103
VSS 106
VSS 108
VSS 118
VSS 120
VSS 125
VSS 140
VSS 144
VSS 147
VSS 155
VSS 160
VSS 166
VSS 171
VSS
VSS
VSS
GPIO和外设信号
GPIO0 EPWM1A
- 5 通用输入/输出0 (I/O/Z)
增强型PWM1输出A和HRPWM通道(O) - -
GPIO1
EPWM1B
ECAP6
MFSRB 6 通用输入/输出1 (I/O/Z)
增强PWM1输出B (O)
增强型捕捉6输入/输出(I/O)
McBSP-B接收帧同步(I / O)
GPIO2 EPWM2A
- 7 通用输入/输出2 (I/O/Z)
增强型PWM2输出A和HRPWM通道(O) - -
GPIO3
EPWM2B
ECAP5
MCLKRB 10 通用输入/输出3 (I/O/Z)
增强PWM2输出B(O)
增强型捕捉5输入/输出(I/O) McBSP-B接收帧同步(I/O)
GPIO4 EPWM3A
-
- 11 通用输入/输出4 (I/O/Z)
增强型PWM3输出A和HRPWM通道(O) - -
GPIO5 EPWM3B MFSRA
ECAP1 12 通用输入/输出5 (I/O/Z) 增强PWM3输出B (O) McBSP-B接收帧同步(I / O) 增强型捕捉输入/输出1 (I/O)
名称 引脚编号 功能 说明(1)
GPIO6 EPWM4A EPWMSYNCI EPWMSNCO 13 PWM输出(11路) 通用输入/输出6(I/O/Z)
增强型PWM4输出A和HRPWM通道(O) 外部ePWM同步脉冲输入(I) 外部ePWM同步脉冲输出(O)
GPIO7
EPWM4B MCLKRA ECAP2 16 通用输入/输出7 (I/O/Z) 增强PWM4输出B(O) McBSP-B接收时钟(I/O) 增强型捕捉输入/输出2 (I/O)
GPIO8 EPWM5A CANTXB ADCSOCAO 17 通用输入/输出8 (I/O/Z)
增强型PWM5输出A和的HRPWM通道(O) 增强型CAN-B传输(O)
ADC转换启动A(O)
GPIO9
EPWM5B SCITXDB
ECAP3 18 通用输入/输出9 (I/O/Z) 增强PWM5输出B (O) SCI-B发送数据(I/O) 增强型捕捉输入/输出3 (I/O)
GPIO10 EPWM6A CANRXB ADCSOCBO 19 通用输入/输出10(I/O/Z)
增强型PWM6输出A和的HRPWM通道(O) 增强型CAN-B接收(O)
ADC转换启动B (O)
GPIO11
EPWM6B SCIRXDB ECAP4 20 高速PWM信号输入 通用输入/输出11 (I/O/Z) 增强型PWM6输出B (O) SCI-B接收数据(I)
增强型CAP输入端出4(I/O)
GPIO12 TZ1 CANTXB MDXB 21 通用输入/输出12(I/O/Z) 触发区输入1 (I) 增强型CAN-B传输(O) McBSP-B串行数据传输(O)
GPIO13 TZ2 CANRXB
MDRB 24 通用输入/输出13(I/O/Z) 触发区输入2 (I) 增强型CAN-B接收(O) McBSP-B串行数据接收(O)
GPIO14 25 通用输入/输出14(I/O/Z)
触发区输入3/外部保持请求XHOLD,当有效时(低电平),请求外部接口 XINIF释放外部 总线并将所有总线和选通脉冲置于一个高阻抗状态。为阻止该事件的发生,当史信号变为 有效,通过写入XINTCNF2[HOLD] = 1来禁用此功能。如果没有这样做,XINTF总线将 在史变为低电平时随时进入高阻抗状态。在ePWM端,本信号在默认情况下被忽略,除 非它们由代码启用-当任一当前的访问完成并且在XINIF上没有等待的访问时,XINIF将释 放总线。(I)
SCI-B 传输(O)
McBSP-B传输时钟(I/O)
TZ3/XHOLD
SCITXDB MCLKXB
GPIO15 26 SPI通信 通用输入/输出15(I/O/Z)
触发区输入4/外部保持确认。在GPADIR寄存器中,此选项的引脚功能基于所选择的方 向。如果此引脚被配置为输入,则京功能就会被选择。如果此引脚被配置为输出, 则XHOLDA功能就会被选择。当XININ已经准予一个XHOLD请求时,XHOLDA被驱动至有 效(低电平)。所有XINIF总线和选通闸门将处于高阻抗状态。当XHOLD信号被释放 时,XHOLDA被释放。当XHOLDA为有效(低电平)时,外部器件应该只驱动外部总线。 (I/O)
SCI-B 接收(I)
McBSP-B传输帧同步(I/O)
TZ4/XHOLDA
SCIRXDB MFSXB
GPIO16 SPISIMOA CANTXB TZ5 27 通用输入/输出16(I/O/Z)
SPI从器件输入,主器件输出(I/O) 增强型CAN-B发送(O)
触发区输入5 (I)
GPIO17 SPISOMIA CANRXB TZ6 28 通用输入/输出17(I/O/Z)
SPI-A从器件输出,主器件输入(I/O) 增强型CAN-B接收(I)
触发区输入6 (I)
名称 引脚编号 功能 说明(1)
GPIO18 SPICLKA SCITXDB CANRXA 62 通用输入/输出18 (I/O/Z)
SPI-A时钟输入/输出(I/O)
SCI-B 传输(O)
增强型CAN-A接收(I)
GPIO19 SPISTEA SCIRXDB CANTXA 63 通用输入/输出19(I/O/Z)
SPI-A从器件发送使能输入/输出(I/O)
SCI-B 接收(I)
增强型CAN-A传输(O)
GPIO20
EQEP1A MDXA CANTXB 64 CAN通信引脚 通用输入/输出20 (I/O/Z) 增强型QEP1输入A (I) McBSP-A串行数据传输(O) 增强型CAN-B传输(O)
GPIO21
EQEP1B MDRA CANRXB 65 通用输入/输出21 (I/O/Z) 增强型QEP1输入B (I) McBSP-A串行数据接收(1) 增强型CAN-B接收(1)
GPIO22
EQEP1S MCLKXA SCITXDB 66 通用输入/输出22 (I/O/Z) 增强型QEP1选通脉冲(I/O) McBSP-A传输时钟(I/O) SCI-B 传输(O)
GPIO23
EQEP1I MFSXA CIRXDB 67 通用输入/输出23 (I/O/Z) 增强型QEP1索引(I/O) McBSP-A传输帧同步(I/O) SCI-B 接收(I)
GPIO24
ECAP1
EQEP2A
MDXB 68 通用输入/输出24 (I/O/Z) 增强型捕获1 (I/O) 增强型QEP2输入A (I) McBSP-B串行数据传输(O)
GPIO25
ECAP2
EQEP2B
MDRB 69 通用输入/输出25 (I/O/Z) 增强型捕获2 (I/O) 增强型QEP2输入B (I) McBSP-B串行数据接收(I)
GPIO26
ECAP3
EQEP2I
MCLKXB 72 通用输入/输出26 (I/O/Z) 增强型捕获3 (I/O) 增强型QEP2索引(I/O) McBSP-B传输时钟(I/O)
GPIO27
ECAP4
EQEP2S
MFSXB 73 通用输入/输出27 (I/O/Z)
增强型捕获4 (I/O)
增强型QEP2选通脉冲(I/O)
McBSP-B传输帧同步(I/O)
GPIO28 SCIRXDA
XZCS6 141 通用输入/输出28 (I/O/Z)
SCI接收数据(I)外部接口区域6芯片选择(O)
GPIO29 SCITXDA
XA19 2 通用输入/输出290 (I/O/Z)
SCI传输数据(O)
外部接口地址线路19(O)
GPIO30 CANRXA
XA18 1 CAN调试引脚 通用输入/输出30 (I/O/Z) 增强型CAN-A接收(I) 外部接口地址线路18 (O)
GPIO31 CANTXA
XA17 176 通用输入/输出31 (I/O/Z) 增强型CAN-A传输(I) 外部接口地址线路17 (O)
GPIO32 SDAA EPWMSYNCI ADCSOCAO 74 存储引脚 通用输入/输出32 (I/O/Z)
I2C数据开漏双向端口 (I/OD) 增强型PWM外部同步脉冲输入(I) ADC转换启动A(O)
名称 引脚编号 功能 说明(1)
GPIO33
SCLA EPWMSYNCO ADCSOCBO 75 存储引脚 通用输入/输出33 (I/O/Z)
I2C时钟开漏双向端口 (I/OD) 增强型PWM外部同步脉冲输出(O) ADC转换启动B(O)
GPIO34
ECAP1 XREADY 142 通用输入/输出34 (I/O/Z)
增强型捕捉输入/输出1 (I/O)
外部接口就绪信号。请注意,此引脚始终是(直接)连接到XINTF的。如果一个应用程 序使用引脚作为GPIO,同时还使用了 XINTF,则应配置XINTF来忽略就绪。
GPIO35 SCITXDA
XR/W 148 通用输入/输出35 (I/O/Z)
SCI传输数据(O)
外部接口读取,不能写入选通脉冲
GPIO36 SCIRXDA
XZCS0 145 通用输入/输出36 (I/O/Z) SCI接收数据(I)
外部接口 0区芯片选择(O)
GPIO37
ECAP2
XZCS7 150 通用输入/输出37 (I/O/Z)
增强型捕获输入/输出2 (I/O) 外部接口 7区芯片选择(O)
GPIO38 - XWE0 137 通用输入/输出38 (I/O/Z) -
外部接口写入使能0 (O)
GPIO39 - XA16 175 通用输入/输出39 (I/O/Z) -
外部接口地址线路16 (O)
GPIO40 -
XA0/XWE1 151 通用输入/输出40 (I/O/Z) -
外部接口地址线路0/外部接口写入使能1(O)
GPIO41 - XA1 152 通用输入/输出41 (I/O/Z) -
外部接口地址线路1 (O)
GPIO42 - XA2 153 通用输入/输出42 (I/O/Z) -
外部接口地址线路2(O)
GPIO43 - XA3 156 通用输入/输出43 (I/O/Z) -
外部接口地址线路3 (O)
GPIO44 - XA4 157 通用输入/输出44 (I/O/Z) -
外部接口地址线路4 (O)
GPIO45 - XA5 158 通用输入/输出45 (I/O/Z) -
外部接口地址线路5(O)
GPIO46 - XA6 161 通用输入/输出46 (I/O/Z) -
外部接口地址线路6(O)
GPIO47 - XA7 162 通用输入/输出47 (I/O/Z) -
外部接口地址线路7(O)
GPIO48 ECAP5
XD31 88 通用输入/输出48 (I/O/Z) 增强型捕捉输入/输出5 (I/O) 外部接口数据线路31 (I/O/Z)
GPIO49 ECAP6 XD30 89 通用输入/输出49 (I/O/Z) 增强型捕捉输入/输出6 (I/O) 外部接口数据线路30 (I/O/Z)
GPIO50
EQEP1A
XD29 90 通用输入/输出50 (I/O/Z) 增强型QEP1输入A (I/O) 外部接口数据线路29 (I/O/Z)
名称 引脚编号 功能 说明(1)
GPIO51
EQEP1B
XD28 91 通用输入/输出51 (I/O/Z) 增强型QEP1输入B (I) 外部接口数据线路28 (I/O/Z)
GPIO52
EQEP1S
XD27 94 通用输入/输出52 (I/O/Z) 增强型QEP1选通脉冲(I/O) 外部接口数据线路27 (I/O/Z)
GPIO53 EQEP1I
XD26 95 通用输入/输出53 (I/O/Z) 增强型QEP1索引(I/O) 外部接口数据线路26 (I/O/Z)
GPIO54 SPISIMOA
XD25 96 通用输入/输出54 (I/O/Z)
SPI-A从器件输入,主器件输出(I/O) 外部接口数据线路25 (I/O/Z)
GPIO55 SPISOMIA
XD24 97 通用输入/输出55 (I/O/Z)
SPI-A从器件输出,主器件输入(I/O) 外部接口数据线路24 (I/O/Z)
GPIO56 SPICLKA
XD23 98 通用输入/输出56 (I/O/Z)
SPI-A 时钟(I/O)
外部接口数据线路23 (I/O/Z)
GPIO57 SPISTEA
XD22 99 通用输入/输出57 (I/O/Z) SPI-A从器件发送使能(I/O) 外部接口数据线路22 (I/O/Z)
GPIO58 MCLKRA
XD21 100 通用输入/输出58 (I/O/Z) McBSP-A接收时钟(I/O) 外部接口数据线路21 (I/O/Z)
GPIO59 MFSRA XD20 110 通用输入/输出59 (I/O/Z) McBSP-A接收帧同步(I/O) 外部接口数据线路20 (I/O/Z)
GPIO60 MCLKRB
XD19 111 通用输入/输出60 (I/O/Z) McBSP-B接收时钟(I/O) 外部接口数据线路19(I/O/Z)
GPIO61 MFSRB
XD18 112 通用输入/输出61 (I/O/Z) McBSP-B接收帧同步(I/O) 外部接口数据线路18(I/O/Z)
GPIO62 SCIRXDC
XD17 113 通用输入/输出62 (I/O/Z) SCI-C接收数据(I/O) 外部接口数据线路17 (I/O/Z)
GPIO63 SCITXDC
XD16 114 通用输入/输出63 (I/O/Z) SCI-C发送数据(O) 外部接口数据线路16 (I/O/Z)
GPIO64 - XD15 115 通用输入/输出64 (I/O/Z) -
外部接口数据线路15(O)
GPIO65 - XD14 116 通用输入/输出65 (I/O/Z) -
外部接口数据线路14(I/O/Z)
GPIO66 - XD13 119 通用输入/输出66 (I/O/Z) -
外部接口数据线路13(I/O/Z)
GPIO67 - XD12 122 通用输入/输出67 (I/O/Z) -
外部接口数据线路12(I/O/Z)
GPIO68 - XD11 123 通用输入/输出68 (I/O/Z) -
外部接口数据线路11 (I/O/Z)
GPIO69 - XD10 124 通用输入/输出69 (I/O/Z) -
外部接口数据线路10(I/O/Z)
名称 引脚编号 功能 说明(1)
GPIO70 - XD9 127 通用输入/输出70 (I/O/Z) -
外部接口数据线路9(I/O/Z)
GPIO71 - XD8 128 通用输入/输出71 (I/O/Z) -
外部接口数据线路8(I/O/Z)
GPIO72 - XD7 129 通用输入/输出72 (I/O/Z) -
外部接口数据线路7(I/O/Z)
GPIO73 - XD6 130 通用输入/输出73 (I/O/Z) -
外部接口数据线路6(I/O/Z)
GPIO74 - XD5 131 通用输入/输出74 (I/O/Z) -
外部接口数据线路5(I/O/Z)
GPIO75 - XD4 132 通用输入/输出75 (I/O/Z) -
外部接口数据线路4 (I/O/Z)
GPIO76 - XD3 133 通用输入/输出76 (I/O/Z) -
外部接口数据线路3 (I/O/Z)
GPIO77 - XD2 134 通用输入/输出77 (I/O/Z) -
外部接口数据线路2 (I/O/Z)
GPIO78 - XD1 135 通用输入/输出78 (I/O/Z) -
外部接口数据线路1 (I/O/Z)
GPIO79 - XD0 136 通用输入/输出79 (I/O/Z) -
外部接口数据线路0(I/O/Z)
GPIO80 - XA8 163 通用输入/输出80 (I/O/Z) -
外部接口地址线8 (I/O/Z)
GPIO81 - XA9 164 通用输入/输出81 (I/O/Z)
-
外部接口地址线9 (I/O/Z)
GPIO82 - XA10 165 通用输入/输出82 (I/O/Z) -
外部接口地址线10 (I/O/Z)
GPIO83 - XA11 168 通用输入/输出83 (I/O/Z) -
外部接口地址线11 (I/O/Z)
GPIO84 - XA12 169 通用输入/输出84 (I/O/Z) -
外部接口地址线路12 (I/O/Z)
GPIO85 - XA13 172 通用输入/输出85 (I/O/Z) -
外部接口地址线路13(O)
GPIO86 - XA14 173 通用输入/输出86 (I/O/Z)
-
外部接口地址线路14 (O)
GPIO87 - XA15 174 通用输入/输出87 (I/O/Z)
-
外部接口地址线路15 (O)
XRD 149 外部接口读取使能