F28335第十五篇——引脚名称

本文详细列举了F28335芯片的所有176个引脚名称及其复用功能,包括GPIO、EPWM、ECAP等模块的引脚分配,为创建原理图库提供全面的引脚信息。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

前言

在创建原理图库的时候,元器件的引脚在官方手册中并不好直接复制。而且F28335具有176个引脚,很多引脚还具有复用功能。所以,将所有的引脚名称标记如下。

引脚名

GPIO30/CANRXA/XA18
GPIO29/SCITXDA/XA19
VSS
VDD
GPIO0/EPWM1A
GPIO1/EPWM1B/ECAP6/MFSRB
GPIO2/EPWM2A
VSS
VDDIO
GPIO3/EPWM2B/ECAP5/MCLKRB
GPIO4/EPWM3A
GPIO5/EPWM3B/MFSRA/ECAP1
GPIO6/EPWM4A/EPWMSYNCI/EPWMSYNCO
VSS
VDD
GPIO7/EPWM4B/MCLKRA/ECAP2
GPIO8/EPWM5A/CANTXB/A\D\C\S\O\C\A\O\
GPIO9/EPWM5B/SCITXDB/ECAP3
GPIO10/EPWM6A/CANRXB/A\D\C\S\O\C\B\O\
GPIO11/EPWM6B/SCIRXDB/ECAP4
GPIO12/T\Z\1\/CANTXB/MDXB
VSS
VDD
GPIO13/T\Z\2\/CANRXB/MDRB
GPIO14/T\Z\3\/X\H\O\L\D\/SCITXDB/MCLKXB
GPIO15/T\Z\4\/X\H\O\L\D\A\/SCIRXDB/MFSXB
GPIO16/SPISIMOA/CANTXB/T\Z\5\
GPIO17/SPISOMIA/CANRXB/T\Z\6\
VDD
VSS
VDD1A18
VSS1AGND
VSSA2
VDDA2
ADCINA7
ADCINA6
ADCINA5
ADCINA4
ADCINA3
ADCINA2
ADCINA1
ADCINA0
ADCLO
VSSAIO
VDDAIO
ADCINB0
ADCINB1
ADCINB2
ADCINB3
ADCINB4
ADCINB5
ADCINB6
ADCINB7
ADCREFIN
ADCREFM
ADCREFP
ADCRESEXT
VSS2AGND
VDD2A18
VSS
VDD
GPIO18/SPICLKA/SCITXDB/CANRXA
GPIO19/S\P\I\S\T\E\A\/SCIRXDB/CANTXA
GPIO20/EQEP1A/MDXA/CANTXB
GPIO21/EQEP1B/MDRA/CANRXB
GPIO22/EQEP1S/MCKLKXA/SCITXDB
GPIO23/EQEP1I/MFSXA/SCIRXDB
GPIO24/ECAP1/EQEP2A/MDXB
GPIO25/ECAP2/EQEP2B/MDRB
VSS
VDDIO
GPIO26/ECAP3/EQEP2I/MCLKXB
GPIO27/ECAP4/EQEP2S/MFSXB
GPIO32/SDAA/EPWMSYNCI/A\D\C\S\O\C\A\O\
GPIO33/SCLA/EPWMSYNCO/A\D\C\S\O\C\B\O\
TDI
TDO
T\R\S\T\
TMS
X\R\S\
TEST1
TEST2
VSS
VDD3VFL
EMU0
EMU1
TCK
GPIO48/ECAP5/XD31
GPIO49/ECAP6/XD30
GPIO50/EQEP1A/XD29
GPIO51/EQEP1B/XD28
VSS
VDDIO
GPIO52/EQEP1S/XD27
GPIO53/EQEP1I/XD26
GPIO54/SPISIMOA/XD25
GPIO55/SPISOMIA/XD24
GPIO56/SPICLKA/XD23
GPIO57/S\P\I\S\T\E\A\/XD22
GPIO58/MCLKRA/XD21
VDD
X2
VSS
X1
XCLKIN
VSS
VDDIO
VSS
VDD
GPIO59/MFSRA/XD20
GPIO60/MCLKRB/XD19
GPIO61/MFSRB/XD18
GPIO62/SCIRXDC/XD17
GPIO63/SCITXDC/XD16
GPIO64/XD15
GPIO65/XD14
VDD
VSS
GPIO66/XD13
VSS
VDDIO
GPIO67/XD12
GPIO68/XD11
GPIO69/XD10
VSS
VDD
GPIO70/XD9
GPIO71/XD8
GPIO72/XD7
GPIO73/XD6
GPIO74/XD5
GPIO75/XD4
GPIO76/XD3
GPIO77/XD2
GPIO78/XD1
GPIO79/XD0
GPIO38/X\W\E\0\
XCLKOUT
VDD
VSS
GPIO28/SCIRXDA/X\Z\C\S\6\
GPIO34/ECAP1/XREADY
VDDIO
VSS
GPIO36/SCIRXDA/X\Z\C\S\0\
VDD
VSS
GPIO35/SCITXDA/XR/W\
X\R\D\
GPIO37/ECAP2/X\Z\C\S\7\
GPIO40/XA0/X\W\E\1\
GPIO41/XA1
GPIO42/XA2
VDD
VSS
GPIO43/XA3
GPIO44/XA4
GPIO45/XA5
VDDIO
VSS
GPIO46/XA6
GPIO47/XA7
GPIO80/XA8
GPIO81/XA9
GPIO82/XA10
VSS
VDD
GPIO83/XA11
GPIO84/XA12
VDDIO
VSS
GPIO85/XA13
GPIO86/XA14
GPIO87/XA15
GPIO39/XA16
GPIO31/CANTXA/XA17

客户端好像挺奇怪的,没有显示完全。

### 555 定时器引脚图及电路图解 555 定时器是一种广泛应用的集成电路,具有多种工作模式,如单稳态、双稳态和无稳态(多谐振荡器)。以下是关于其引脚图及相关电路图解的内容。 #### 引脚图说明 555 定时器的标准封装通常为8引脚DIP(双列直插式封装),具体引脚定义如下: | **引脚编号** | **名称** | **功能描述** | |--------------|----------------|-----------------------------------------------------------------------------| | 1 | GND (接地) | 提供公共地参考点。 | | 2 | TRIG (触发) | 输入触发电平信号,当该引脚电压低于 \( \frac{1}{3}V_{CC} \),输出变为高电平[^2]。 | | 3 | OUT (输出) | 输出信号引脚,可驱动负载设备。 | | 4 | RESET (复位) | 复位输入端,低电平有效,用于强制将输出置零。 | | 5 | CONTROL (控制)| 控制电压输入端,可用于调节阈值电压,默认需通过0.01μF电容接地以防止干扰。 | | 6 | THRES (阈值) | 输入阈值电平信号,当该引脚电压高于 \( \frac{2}{3}V_{CC} \),输出变为低电平[^2]。 | | 7 | DISCH (放电) | 放电端口,连接至内部NPN晶体管的集电极,用于泄放电容器中的电荷[^2]。 | | 8 | VCC (电源正极) | 接收供电电压,范围一般为4.5~15伏特。 | #### 内部结构概述 555 定时器的核心组件包括两个比较器、一个RS触发器以及一个放电三极管。其中: - 比较器 A1 和 A2 的参考电压分别为 \( \frac{1}{3}V_{CC} \) 和 \( \frac{2}{3}V_{CC} \)[^2]。 - RS 触发器的状态决定了输出引脚(第3脚)的高低电平变化。 - 放电三极管受控于触发器状态,决定是否允许电容器通过特定路径释放能量。 #### 典型应用——多谐振荡器电路图解 以下是一个基于555定时器设计的多谐振荡器电路实例: ```plaintext +Vcc │ ┌─┴─┐ │R1 ├──┬── C → Output Waveform │ │ │ └────┘ │ ↓ 555 Timer IC Pin Configuration: Pin 1(GND)---Gnd Pin 2(TRIG)--C(-) Pin 3(OUT) ---Output Signal Pin 4(RESET)-Not Used or Connect to Vcc Pin 5(CONTROL)-Ground via a small capacitor (~0.01uF) Pin 6(THRES)-C(+) Pin 7(DISCH)--R2-C(-) Pin 8(VCC)----+Vcc ``` 在此配置下,电容会交替经历充电与放电过程,从而形成连续方波输出。周期 T 可表示为: \[ T = T_1 + T_2 = 0.693(R_1 + 2R_2)C \][^4] ---
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值