中规模集成计数器及其应用

一、目的

1．了解集成计数器的种类；

2．学习计数器的使用方法及功能扩展；

3．灵活使用计数器完成N位二进制数的设计；

二、设备与器材

序号	名       称	型号与规格	数  量	备  注
1	显示译码器74LS48.		2
2	逻辑实验箱		1
3	十进制同步计数器74LS160		2
4	四2输入与非门74LS00		1

三、实验原理

计数器是一种中规模集成电路，其种类有很多。如果按照触发器翻转的次序分类，可分为同步计数器和异步计数器两种；如果按照计数数字的增减可分为加法计数器、减法计数器和可逆计数器三种；如果按照计数器进位规律又可分为二进制计数器、十进制计数器、可编程N进制计数器等多种。

本实验选用十进制同步计数器 74LS16做计数器，该计数器外加适当的反馈电路可以构成十进制以内的任意进制计数器。它的逻辑它除了具有十进制加法计数功能外，还具有预置数、清零、保持的功能。LD 是 预置数控制端，D0 、D1、D2 、D3是预置数据输入端，Cr 是清零端，ET、EP 是计数器使能控制端，C0 是进位信号输出端，它的主要功能有：

（1）异步清零功能 若Cr =0(输出低电平)，则输出Q0 Q1 Q2 Q3＝0000，与其它输入信号无关， 也不需要 CP 脉冲的配合，所以称为“异步清零”。

（2）同步并行置数功能 在Cr ＝1，且 LD ＝0 的条件下，当 CP 上升沿到来后，触发器Q0 Q1 Q2 Q3同 时接收D0 D1 D2 D3输入端的并行数据。由于数据进入计数器需要 CP 脉冲的作 用，所以称为“同步置数”，由 4个触发器同时置入，又称为“并行”。

（3）保持功能 在 r C ＝ LD ＝1 的条件下， ET、EP两个使能端只要有一个低电平，计数 器将处于数据保持状态，与 CP 及 D0 D1 D2 D3输入无关。

（4）计数功能 当R ＝LD＝ ET＝EP＝1时，电路为四位二进制加法计数器。在CP脉冲作用下，电路按自然二进制递加，状态变化在0000～1001之间循环。

74LS48译码器工作原理：作为输入（BI）低电平时，G21为0，所有字段输出置0，即实现消隐功能。作为输出（RBO），相当于LT， RBI=0，DCBA=0000时输出低电平，可实现动态灭零功能。3号（LT）端有效低电平时，V20=1，所有字段置1，实现灯测试功能。

四、芯片功能测试

计数功能测试图（见图14.2）。

五、设计要求

设计二十进制计数器，并使用显示译码器和数码管显示出当前值。

六、设计方案及原理图

用两个十进制计数器74LS160芯片使用并行进位清零法，利用异步清零功能构成20进制计数，因为M=10×2=20，所以第一块160芯片计数全部用上，第二块计数到二就可以了，所以第二块160芯片的QB接一个非门返回到第二块芯片的清零端。由于是异步清零，所以实现了0～19的20进制循坏。

两块160芯片的QA～QD分别接上两个74LS48译码器与数码管，就可以显示输出十位与各位的数值了。

七、仿真图及实物测试图

1.仿真

2.测试结果

附：74LS48译码器功能测试表