数字IC设计学习笔记（二）——逻辑综合软件Design Complier的使用（基于GUI界面）

目录

Design Complier简介

Design Compiler综合流程

一、建立工作目录

二、启动Design Compiler

三、库文件的配置 

四、读入设计文件（RTL源码）

四、约束设计

五、链接设计

六、编译（compile）设计

七、保存编译结果

总结

参考文献

---

Design Complier简介

Design Compiler是Synopsys综合软件的核心产品，简称DC。DC至20世纪80年代问世以来，在EDA市场的综合领域，一直处于领导地位。几乎所有的大型半导体厂商和集成电路设计公司都使用它来设计ASIC。

Design Compiler综合流程

一、建立工作目录

Design Compiler工作在Unix或者Linux系统下，本文基于Linux工作环境介绍Design Compiler的工作流程

为了方便文件的归档，建立层次分明的工作目录是很有必要的，通常需要建立以下目录：

• RTL：用来存放HDL源代码，如有需要可在此目录下建立Verilog、Vhdl两个子文件夹
• Cons：用来存放约束脚本，约束脚本是用来对设计进行约束的一系列命令的集合。在约束时可以不使用脚本而直接一条一条地输入约束命令。很显然采用约束脚本更加高效，约束修改也更加便利。
• Unmapped：此目录用来存放未映射的.ddc文件，该.ddc文件在链接之后产生，链接的概念将在后文中介绍。
• Mapped：此目录用来存放编译产生的、已经映射过的.ddc文件。
• Reports：此目录用来存放各种综合报告，如时序报告、面积报告等。
• Work：此目录用来存放DC工作过程中产生的一些日志，DC要在此目录下启动。当然也可以在其他目录下启动，在哪个目录下启动，日志文件就在哪个目录下生成，建议建立专用的Work目录用来存放运行日志。
• Lib：此目录用来存放库文件，可以建立此目录，也可以不用建立，知道库文件的存放路径即可。

整个工程的目录结构如下图：