【数字IC】——逻辑综合，物理数据的读入

于 2024-08-30 22:38:41 发布
阅读量1.3k 收藏 30
点赞数 24
分类专栏： 数字IC后端 文章标签： 数字IC 集成电路 物理库 综合flow
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/lbyNO_1/article/details/141603193
版权

1、概述

首先需要读入将会被综合的Design：Verilog、SystemVerilog、VHDL

逻辑综合通常包含两个库：逻辑库和物理库。

1.1 逻辑库【Logic Library(db files)】

本章节将不再对逻辑库进行赘述，大家感兴趣的话可以阅读我这两篇博客。

逻辑综合——Flatten

逻辑综合——Hierarchical

 1.2 物理库【Physical Library】

说到物理库，大家的第一反应会是什么呢？是版图？是寄生参数？还是？请大家跟随我的脚步一起来揭开其神秘的面纱叭~

2、物理数据

物理数据——design library主要分为两大板块，design library相当于一个容器~~~

分别为 Reference library 和 Technology data

2.1 Reference library

Reference libraries 包括 Cell Size 和 pin location等信息。

Standard Cell Library
IP or macro Cell Library
I/O pad Cell Library

2.1.1 Standard Cell Library

标准单元库是先前设计好的逻辑门的layout，也就是GDS版图。

标准单元库

        标准单元库有很多特征：一个库中的标准单元有着相同的高度，它们通常由ASIC vendor或者library group提供，如果我们采用12nm的工艺去做设计，我们所使用的Standard cell library是唯一的。

        library中一般包含inverters、buffers、ands、ors、nands、nors、muxes、latches、flip-flops

---------------------------------【Layout Views】 vs.【Abstract Views】-------------------------------

Abstract Views 包含 P&R 需要的最小数据。

  1.  Cell 的轮廓（size and shape of the cell）
  2.  Pin 的位置以及layer
  3. 金属 blockage (多用在Macro中)

Standard Cell 的 Layout Views 和 Abstract Views 最初以标准格式 GDSII 构建。

后来转化为 tool-specific formats，比如被Synopsys tool使用的Milkyway database。

2.1.2  IP or macro Cell Library

        IP or Cell Library 描述了IP以及macro的layout，上一章我已介绍了IP和macro的概念，大家点进以下链接即可阅读。

http://t.csdnimg.cn/cqMCe

2.1.3  IO pad Cell Library

        IO pad Cell Library 描述了IO pad的layout，何为IO pad呢？下面做一个小小的补充。

补充：IO pad                                                                                                                

        IO pad是不仅仅是输入输出信号的连接点，它内部通常包含一定的电路结构，这些电路可以非常复杂，可以将芯片管脚的信号传入到芯片内部，又可以将芯片内部输出的信号经过处理传到芯片管脚。

2.2 Technology date

  • Technology file 包含以下文件：

2.2.1 Technology File

对于每个技术来说，technology file（.tf）是唯一的

其包含每个 metal layer的名字、物理和电学特征 以及 布线设计规则。

常见的 technology file 的格式如下所示


Technology {
 units
 operating_conditions
 routing_rule_modes
}

PrimaryColor {
 primarycolor_attributes
}


Color color_value {
 color_attributes
}...

LineStyle "name" {
 linestyle_attributes
}...

Tile "name" {
 tile_attributes
}...

Layer "name" {
 display_attributes
 layout_attributes
 parasitic_attributes
 physical_attributes
}...

ContactCode "name" {
 contactcode_attributes
}...

DesignRule {
 layer_attributes
 rule_attributes
}...

FringeCap value {
 fringecap_attributes
}...

CapModel {
 capmodel_attributes
}

CapTable {
 captable_attributes
}

ResModel {
 resmodel_attributes
}

PRRule {
 prrule_attributes
}...

DensityRule {
 densityrule_attributes
}...

SlotRule {
 slotrule_attributes
}...

 2.2.2 TLUPlus file

TLUPlus file包含了RC查找表。

TLUPlus实际上是一个二进制文件，是由“Interconnect Technology Format”（ITF）文件编译而来的。

什么是ITF文件呢？                                                                                              

ITF文件是Synopsys的工艺参数文件，包含了有关该技术的物理特征信息（层厚度、电阻率、介电常数和温度系数等）。

可以使用 StarRC tool 将 ITF 中的数据转换为RC模型，并输出为TLUPlus文件。 

 2.2.3 Layer Mapping file

顾名思义，Mapping就是映射的意思。那么是who映射到who呢❓❓❓

我们这步需要用到上述的两个文件：Technology File  和 TLUPlus file

Layer mapping file 用 TLUPlus 中 layer/via 的名字 匹配 Technology file 中 layer/via 的名字

 2.2.3 Milkyway design library

我看到这里的小伙伴们，还记得开头那张容器图嘛❓

那就是Milkyway design library❗

我们需要把Reference library、Technology file 以及 TLUPlus file 进行打包，以供DC-topo使用。

3、加载物理数据的方法

  • 如果是第一次加载物理数据，可以使用以下参考代码
set_app_var mw_reference_library $MW_REF_LIBS
set_app_var mw_design_library $MW_DESIGN_LIB

create_mw_lib \
    -technology $tech_file \
    -mw_reference_library $mw_reference_library \
                          $mw_design_library

open_mw_lib $mw_design_library

# CONSISTENCY CHECK betwwen logical and physical library
check_library > ../

set_tlu_plus_files \
    -max_tluplus   $TLUPLUS_MAX
    -tech2itf_map  $MAP_FILE

#CONSISTENCY CHECK between TLUPlus and technology files
check_tlu_plus_files
  •  在综合的时候我们为了debug或者优化，可能会多次读入设计，如果想要RE-LOADING已经存在的设计，可以仅采用以下代码。
open_mw_lib $mw_design_library

set_tlu_plus_files \
    -max_tluplus   $TLUPLUS_MAX
    -tech2itf_map  $MAP_FILE

4、综合全流程

4.1 Defining Logical Libraries

dc_shell -topo > set_app_var search_path "$search_path mapped rtl libs cons"
dc_shell -topo > set_app_var target_library file_name.db
dc_shell -topo > set_app_var link_library   "* $target_library"
dc_shell -topo > set_app_var symbol_library file_name.sdb

 4.2 Loading Logical Data

UNIX% dc_shell -topo

dc_shell -topo > ...; # Load physical technology data
dc_shell -topo > define_design_lib WORK -path ./work
dc_shell -topo > read_verilog {TOP.v}
dc_shell -topo > current_design TOP
dc_shell -topo > link
dc_shell -topo > ...; # Load floorplan data
dc_shell -topo > check_design
dc_shell -topo > write -f ddc -hier -out TOP.ddc
dc_shell -topo > source -echo -verbose TOP.con
dc_shell -topo > check_timing
dc_shell -topo > compile_ultra
dc_shell -topo > report_constraint -all_violators
dc_shell -topo > change_names -rule verilog -hier
dc_shell -topo > write -f verilog -hier -out TOP.v
dc_shell -topo > write -f ddc     -hier -out TOP.ddc

  4.3 Loading Physical Data

dc_shell -topo > set_app_var mw_reference_library $MW_REF_LIBS
dc_shell -topo > set_app_var mw_design_library $MW_DESIGN_LIB
dc_shell -topo > create_mw_lib \
                 -technology $tech_file \
                 -mw_reference_library $mw_reference_library \
                 $mw_design_library
dc_shell -topo > open_mw_lib $mw_design_library
dc_shell -topo > check_library > ../
dc_shell -topo > set_tlu_plus_files \
                 -max_tluplus   $TLUPLUS_MAX
                 -tech2itf_map  $MAP_FILE
dc_shell -topo > check_tlu_plus_files
dc_shell -topo > read_verilog {TOP.v}
dc_shell -topo > current_design TOP
dc_shell -topo > link
dc_shell -topo > source DESIGN_NAME_phys_con.tcl
dc_shell -topo > read_floorplan MYDESIGN.fp
dc_shell -topo > extract_physical_constraints DESIGN_NAME.def
一枚ICer
关注
专栏目录
Design Compiler （八）——DC的逻辑综合与优化
简单同学
11-18 1万+
　　对进行时序路径、工作环境、设计规则等进行约束完成之后，DC就可以进行综合、优化时序了，DC的优化步骤将在下面进行讲解。然而，当普通模式下不能进行优化的，就需要我们进行编写脚本来改进DC的优化来达到时序要求。理论部分以逻辑综合为主，不涉及物理库信息。在实战部分，我们将在DC的拓扑模式下进行。（本文主要参考虞希清的《专用集成电路设计实用教程》来写的总结整理与实验拓展）主要内容有： 　　·DC的逻...
Design Compiler （五）——综合库（时序库）和DC的设计对象
简单同学
11-18 5399
　　前面一直说到综合库/工艺库这些东西，现在就来讲讲讲综合库里面有什么东西，同时也讲讲synopsys的Design Ware库。主要内容分为三个部分：标准单元库、DC的设计对象、Design Ware库。 （1）标准单元库 　　绝大多数的数字设计流程都是基于标准单元的半定制设计流程。标准单元库包含了反相器、缓冲、与非、或非、与或非、锁存器、触发器等等逻辑单元综合模型的物理信息，标准单元是完成...
物理综合
outlier的博客
03-16 2138
逻辑综合是将HDL描述语言转换成不含布局布线信息且能够映射（map）到物理器件的门电路过程。 物理综合是通过改变网表的布局（placement）从而获得不错的综合结果。 设计在布局完成之前，其节点间的延时预估都是毫无意义的！！
RC（Cadence RTL Compiler）物理综合
学而不思则罔，思而不学则殆
12-10 1万+
逻辑综合和物理综合的区别 RC提供三种物理综合方法 The simple PLE flow The RC-Spatial flow The RC-Physical flow 物理综合的相关文件 物理综合的层次信息 simple PLE flow read lef read capacitance或者read QRC综合工具，一般有RC和DC；分别来自cadence和synopsys。 综合，又分为
数字后端的各种cell简介
zgr1379747458的博客
05-05 2820
数字后端cell简介
（二）数字后端之物理实现
qq_43193623的博客
11-29 4864
Physical Implemention/P&R 目的: 物理实现主要实现如下功能： 工具： Synopsys ICC ICC2 Cadence Innovus(new)/Encounter MentorOlympus Input文件： Synthesis Data: 1,Logic library ***.db（和DC中用到的是一样的） 2，Mapped.v（逻辑综合后的门级网表) 3，SDC约束文件***.sdc Physical Data: 1...
如何处理create_mw_lib错误：MW-215
zt5169的博客
12-25 2077
create_mw_lib相关错误create_mw_lib命令解析create_mw_lib命令示例tf库示意clf.scm参考库示意错误1描述错误1分析 create_mw_lib命令解析 create_mw_lib的直接参数是设计库名称 -technology 指定的参数是工艺库名称 -mw_reference_library 指定的参数是参考库名称 create_mw_lib命令示例 cr...
数据结构——查找（c）
asheng_1202的博客
12-10 413
查找（c） 提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录一、查找二、静态查找表1.静态查找表的存储结构2.顺序查找3.折半查找(前提是有序)4.分块查找(索引顺序查找)三、动态查找表1.二叉排序树2.平衡二叉树3.B-树4.B+树5.B-树和B+树四、哈希表（散列表）1.基本概念2.散列函数的构造方法3. 解决冲突的方法⚝4.散列查找的性能分析5.散列（哈希）查找过程 一、查找 数据项 / 项 / 字段：项是具有独立含义的标识单位，是数据不可分割的最小单位。项具有一定的类型
ICC 图文学习——LAB1：Data Setup 数据设置
Li_989898的博客
10-25 6923
LAB1：Data Setup 数据设置1. 数据准备2. 创建Milkway设计库3. 读入设计（网表文件）4. 设置TLU+文件5. 读入SDC文件6. 检查设计的合理性 1. 数据准备 在启动ICC工具之前，检查数据准备是否齐全，主要包括： （1）非库文件： ICC启动环境设置文件：.synopsys_dc.setup   该文件内容与DC中用的启动文件完全一样。软件在启动时会自动加载search path、target_library、link_library这些库，同时还设置了一些关联命令和变量
IC设计流程之实现篇——全定制设计
weixin_30648963的博客
04-03 4102
要谈IC设计的流程，首先得搞清楚IC和IC设计的分类。集成电路芯片从用途上可以分为两大类：通用IC（如CPU、DRAM/SRAM、接口芯片等）和专用IC（ASIC）（Application Specific Integrated Circuit），ASIC是特定用途的IC。从结构上可以分为数字IC、模拟IC和数模混合IC三种，而SOC（System On Chip，从属于数模混合IC）则会成为IC...
Virtuoso中使用tech file产生新的device
12-09
Virtuoso 中使用technology file 生成新的device在我们画layout 的时候， Cadence design framework II (DFII) 通常是使用technology file 构成新的数据。Technology file 包含了layer definitions, device definitions, design rules , design applications , display parameters 和一些其它信息的定义。大部分的technology file 分布在两个文件中，一个是讲IC fabrication process. 这
tech_file文件手册.pdf
01-03
tech_file文件手册.pdf，tech_file文件手册.pdf，tech_file文件手册.pdf，tech_file文件手册.pdf
创建ICC2/ICC所需要的tech file(.tf)
weixin_43491900的博客
12-07 4612
最近摸索了一下ICC2创建tech file的过程。 首先，我手上有什么？ 没错，我什么都没有，只有stdcell的Layout. 1. 通过icfb dump出tech.lef文件。这个过程中，需要选择一个technology library, 而technolgy library可以选择项目中的tech lib。一般在创建tech lib的时候，会关联virtuoso的Tech file.因此，选择这个library,就相当于关联了一个tech file （virtuoso版本的）。然后export l
IC Compiler指南——数据准备
沧海一升的博客
08-24 4187
介绍如何用ICC完成数据设置，包括导入综合数据、导入物理设计数据、应用时序和优化控制等。
IC设计|逻辑综合与物理综合
weixin_52955333的博客
11-28 2158
在初次编译时，如果需要对整个设计的性能和面积等有一个大致的了解，可以将map_effort设置为低。在根据约束条件进行逻辑综合时，对于选择的流片工艺，工艺库将提供综合工具所需要的标准单元的全部信息，即工艺库含有特定工艺下的标准单元的逻辑功能、单元的面积、输入到输出的时序关系、输出的扇出限制和对单元时序检查所需的信息等。自底向上的综合策略是指先单独地对各个子模块进行约束与综合，完成后，赋予它们不再优化(Dont_touch)属性，将它们整合到上一层模块中，进行综合，重复这一过程，直至综合最顶层的模块。
PDK中的几种描述工艺参数的文件
热门推荐
weixin_42099269的博客
08-22 1万+
一般拿到PDK除了要检查metal scheme，spice模型之外还要检查rule deck，比如calibre的LVS rule文件，DRC文件，post layout提取用的xrc_rule，如果是starrc抽取则是nxtgrd文件，qrc则是qrcTechfile；另外一些工具也需要用到ict文件，比如layout EDA中EDA browser会用到ict文件，电磁抽取工具EMX也是如此。那么这些文件的关系如何呢？ 原文链接http://blog.sina.com.cn/s/blog_6c0.
数字IC后端设计实现流程之initial design
weixin_37584728的博客
05-07 2991
数字IC后端设计实现流程之initial design 最近小编多花了点心思在自己的网站建设上。对的，没错，就是吾爱 IC 社区（52-ic.com）。平时认真看本公众号文章的朋友，一定对这个网站不陌生。对于这个网站，小编有自己的期望值，希望能够自己的努力，打造出一个高度垂直细分领域的 “eetop”，也希望我的经验分享能够帮到更多的人。 下面是截止中午 13 时的网站流量，目前有 66 个独立 ip 进来，其中不乏有来自美国，台湾，新加坡，印度等国家的访客。虽然现在流量不多，但是看到来自五湖四海的朋友到访
逻辑综合的流程和命令
OpenFPGA的博客
10-21 219
综合就是把Verilog、VHDL转换成网表的过程。综合按照是否考虑物理布局信息可分为逻辑综合和物理综合。逻辑综合通常用来做工艺较老的项目，或者较新工艺的面积和时序的评估。因此，前端设计工程师掌握逻辑综合的流程和相关EDA工具是必须的技能，可用来评估和提升设计代码的质量。...
io pad type
最新发布
08-25
io pad type是一种电子设备的接口类型。在电子设备中，io pad是指输入输出引脚的接口，它用于将设备与其他设备或外部环境进行数据传输和通信。io pad type表示io pad的类型或规格。 目前常见的io pad type有很多种，例如USB（Universal Serial Bus）接口、HDMI（High Definition Multimedia Interface）接口、VGA（Video Graphics Array）接口、Ethernet（以太网）接口等。不同的io pad type适用于不同的设备和场景，例如USB接口适用于连接外设设备，HDMI接口适用于高清视频和音频传输，VGA接口适用于显示器连接等。 io pad type的选择对于设备的功能和性能有着重要的影响。不同的io pad type可能支持不同的传输速率、分辨率、音频格式等。因此，当选择io pad type时，需要根据设备的需求和要连接的外设设备的类型来确定最适合的接口类型。同时，还需要考虑设备的兼容性和接口的稳定性等因素。 总之，io pad type是电子设备中常见的接口类型，用于实现设备与外部设备或环境的数据传输和通信。选择合适的io pad type对于设备的功能、性能和稳定性都有着重要的影响。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值