2017年04月_shadow3D

06月 04月

原创 part-25 运放的热阻

在运放的datasheet里经常看到如下表所示参数，来自THS3091 首先解释下什么是热阻：半导体封装的热阻是指器件在消耗了1w功率时产生的元件和封装表明或者说周围的温度差，看下图和公式：其中： TA是指芯片的环境温度，TJ是指芯片内部Die的温度，这两者之间的温度差只与芯片的功耗和热阻有关，通过上面的公式，可以推算出热阻定义公式为：由上面的公式可以知道热阻的单位是温度/

2017-04-26 21:34:26 706

原创 part-24 输出阻抗Ro和Rout

或许标题让你很惊讶，输出阻抗怎么会有两个呢？那么首先来说下他们的定义，Ro定义为开环输出阻抗，而Rout定义为闭环输出阻抗。定义区分很明确但不够直观，看下图，Ro是由运放内部输出级决定的，不随闭环增益的变化而变化，可以理解为运放的本征参数。而Rout则不同，它是指运放构成闭环放大电路后从输出端看进去的阻抗，需要在输出端进行测量才能得到，而且会随着闭环增益的变化而变化。再来看一下

2017-04-26 21:33:15 2314

原创 part-23 输出短路电流

运放的输出短路电流是用来表明运放输出级输出或灌入电流的能力。这个指标表明了运放的驱动能力。一般的运放最大输出短路电流在几十个毫安的水平。值得注意的是：运放的输出电流和灌入电流一般是不同的。确定运放驱动能力可以通过输出电流和输出电压图，下图显示了TI公司的LMH6643的输出电流和输出电压图。对于大多数器件，通常会对源电流（由运放正端电压提供的输出电流）和阱电流（由运放负端电压提供的灌入电流

2017-04-26 21:31:49 3332

原创 part-22 轨至轨输出（rail to rail）

现在的低电压运放中，很多都是轨至轨输出，这是靠MOS管作为输出级设计实现的。早期的运放是用NPN电流源或带下拉电阻的NPN射极跟随器作为输出级，这种使用BJT的互补共射极输出级无法完全摆动到电源轨，只能达到电源轨的晶体管饱和电压CESAT范围内。对于较小的负载电流（小于100uA），饱和电压可能低至5—10mV，但对于较高负载电流，饱和电压可能增加至数百毫伏。轨至轨输出本意是指运放的输出电压可

2017-04-26 21:30:46 3995

原创 part-21 总谐波失真THD

这部分讲讲总谐波失真。其实不只有总谐波失真，还有谐波失真，总谐波失真和噪声（THD+N），都是评价运放在谐波失真方面的重要参数。运放的总谐波失真THD是当运放的输入信号为纯正正弦波（即无谐波的正弦波）时，运放的输入信号中的各次谐波（2次，3次。。。n次）的均方根值与输出信号基波的RMS值之比。定义如下：其实际测试时，n一般取6，这是因为谐波的幅值随着谐波阶次的增加而快速降低。六次

2017-04-26 21:29:49 4339

原创 part-20 建立时间Setting Time

关注运放建立时间的人并不多，到建立时间对于其后的ADC至关重要。比如一个16位的ADC，最低位LSB对应的电压范围是满量程的15ppm（百万分之十五）。如果驱动ADC的运放还没有达到最终的值就被采样了就必然会引起误差。放大器的建立时间是当运放的输入为阶跃信号时，运放的输出响应进入并保持在规定的误差范围内所需的时间。这个误差范围常见的有0.1%，0.05%，0.01%，悲剧的是误差大小和建立

2017-04-25 21:18:22 5940

原创 part-19 全攻略带宽FPBW

这里引入一个和增益带宽积一样重要的参数：运放的全功率带宽。这是一个数学推导。对于一个输如为正弦波的信号，输出电压可表示为：对这个输出电压求导可得：上式max表示在余弦函数等于1的时候取得最大值，也就是说在原正弦信号的 t 等于0 的时候压摆率最大。可以看出dV/dt 表示的压摆率与信号频率有关，还与信号输出幅值有关。上式中，如果Vp 是运放的输出满幅值，则可以表示为：

2017-04-25 21:17:30 1456 1

原创 part-18 压摆率SR

压摆率SR是一个和运放的增益带宽积同等重要的参数。但常常被忽略。由于增益带宽积GBW是在小信号条件下测试的，但运放处理的信号往往是幅值比较大的信号，这就更需要关注运放的压摆率。压摆率可以理解为：当运放输入一个阶跃信号时，运放输出信号的最大变化速率。如下图：数学表达式为：因此，在datasheet查到的压摆率单位是V/us. 下图为实验室测试OPA333对阶跃信号相应的波形

2017-04-25 21:16:05 1934 1

原创 part-17 从开环增益曲线谈到运放稳定性

接着上一节，从开环增益曲线说起，如下图：开环增益曲线为什么在低频处有一个拐点呢？原来运放内部的电路也会有多个极点或零点，而这个拐点就是运放的主极点。如果是三级结构的运放，这个极点一般是由第二级的密勒电容来设定的，下图就是单极点运放的原理图，并且根据密勒效应放大。图中Cc就是设定主极点的电容。这是一个两级差分运放的内部原理图。为什么用Cc设置运放的主极点，而不把运放设计成开环增益为

2017-04-25 21:14:23 6807

原创 part-16 增益带宽积GBW

（貌似增益带宽积是一个很常见的参数。我怎么从来没听说过。。。）对于单极点响应，开环增益以6dB/倍频程下降，就是说频率增加一倍，增益会下降两倍。相反，如果频率减半，增益会增加一倍。结果产生所谓的增益带宽积。比如OPA376的datasheet给出的增益带宽积典型值是5.5MHz。其给出的开环增益曲线如下：在一些资料中，也常看到运放的单位增益带宽，其定义为：运放的闭环增益为1时，将一个频

2017-04-25 21:12:59 7950

原创 part-15 开环增益Avol

理想运放的开环增益是无穷大，但实际中是一个有限值。这个有限会引起一个问题。在不具有负反馈的情况下（开环），运放的放大倍数称为开环增益Avol。实际上开环增益有高有低，而且会随着温度而变化。打开一个运放的datasheet比如OPAI369，首先看到的是开环增益典型值134dB以及最小值114dB。这说明同一型号的一批运放其各自开环增益是有一定分布的。然后可以看到随着温度的温度变化，整个

2017-04-25 21:12:20 3464

原创 part-14 轨至轨输入—TI的领先技术

上节讲到采用并联的方式巧妙解决了输入信号达不到两个电源轨的问题，在当今轨至轨运放中得到广泛应用。但这种并联差分输入级有一个先天的问题：输入失调电压交越问题，如下面的并联差分输入结构的运放输入前级图所示：下图是这种运放的输入失调电压，可以看出：随着共模电压的升高，PMOS在2V左右将关闭，而NMOS即将打开，就在这个点上，运放的输入失调电压发生了跳变。这个可以理解，两组不同结构的输入级输

2017-04-25 21:11:40 433

原创 part-13 轨至轨输入（Rail to Rail）

单电源运放的广泛运用，运放的轨至轨输入成为一个时髦词。现在大部分低电压单电源供电的运放都是轨至轨输入的。本文介绍运放轨至轨输入的实现以及TI实现轨至轨输入方面的领先技术。这里的轨至轨，轨指的是电源轨，就是运放的两个电源供电电压，比如+/-15V，这两个电源电压就像两条平行距离为30V的轨道一样，限制了运放的输入输出信号。运放的轨至轨输入是指运放输入端信号电压能够达到电源的两个轨，并保持不失

2017-04-22 15:25:37 2306

原创 part-12 输入电容Cin的测量

通常情况下可以在datasheet里找到输入电容Ccm和Cdif。这些都是典型值，在某些情况下，可能需要实测，下面提供一种测试方法。以下是原理图，基本原理是把运放接成跟随器，然后再在同相端串联一个电阻（阻值一般在100K到1M之间），这个电阻和运放的输入电容会形成一个RC电路，我们测试出这个电路的-3dB的频率点。由于电阻已知，可以算出电容。这里需要注意的是：电阻是有等效并联电容的。如一个典型

2017-04-22 15:25:16 2026

原创 part-11输入阻抗和输入电容

下图形象说明了运放输入端阻抗的特性，主要有两个参数：输入阻抗和输入电容。对于电压反馈型运放，输入阻抗主要由输入级决定，一般BJT输入级运放共模输入阻抗不会大于40M欧，差模输入阻抗大于200G欧。对于JFET和CMOS输入级运放，输入阻抗要大得多。这个阻抗通常表现为电阻性。更值得关注的是输入电容。datasheet的这个参数经常被忽略。运放的输入电容通常分为共模输入电容Ccm 和差模输

2017-04-22 15:24:12 3515

原创 part-10 放大电路直流误差（DC error）的影响因素

再回顾一下上节的公式：下面一项一项分开看：（1）Vos就是输入失调电压，最大特点是会随温度漂移；（2）【Ib+】，同相端输入偏置电流，它流过同相端等效阻抗，形成一个误差电压；（3）【Ib-】，反相端输入偏置电流，它流过反相端等效阻抗，形成一个误差电压；那么，输入阻抗怎么算呢？简言之，输入阻抗就是输入电阻（信号源电阻+输入端电阻）与反馈电阻的并联。由于我们一般选用高阻抗传感器

2017-04-22 15:23:36 1439

原创 part-9 放大电路直流误差（DC error）

本系列part 1-8 详细分析了运放的主要直流参数。分析的原因是它们会给电路引入直流误差。今天主要介绍TI一篇应用手册的一个图和一个公式。手册链接：http://www.ti.com/lit/an/sboa054/sboa054.pdf 首先看一下同相放大电路理论模型，如图：这是一个很常见的图，其输出为eo，等于闭环增益（1/β）乘以输入信号。不过这里的输入信号是指电路的输入信

2017-04-22 15:21:48 925

原创 part-8 共模抑制比CMRR的影响

上节介绍了共模抑制比的定义以及产生的原因。这节主要介绍其影响。简单来说，CMRR是运放的一个直流精度参数，它的好坏会引起运放的放大电路的输出误差的好坏。一般运放datasheet标出的CMRR表示：在输入共模电压范围内的直流共模抑制比。由于CMRR有限，当运放输入端有共模电压Vcm时，会引起一个输入失调电压，称为Vos_CMRR。假设某运放CMR = 130 dB，当共模电压为

2017-04-22 15:21:24 7271 1

原创 part-7 共模抑制比CMRR

运放的共模抑制比是常被关注的参数，尤其是在差分放大器和仪表放大器中。但这里只讨论共模抑制比以及其带来的误差。首先来了解下共模输入电压：指运放的两个输入引脚电压的平均值。如下图所示，对于双极性输入级的运放，运放的共模输入电压，一般达不到电源轨。而有些rail to rail 输入运放的共模电压是可以达到电源轨的。在理想运放中，差模放大倍数是无穷大，共模放大倍数是0.但是实际中却达不到，不

2017-04-22 15:20:52 21453

原创 part-6 电源抑制比AC-PSRR

上节讨论了直流DC电源抑制比，实际应用电路中，运放的电源电压可能是不变的。这节将分析另一个重要参数：运放的交流电源抑制比AC-PSRR。这个参数相对在实际应用电路中显得更有价值，却时常被忽略。运放的datasheet通常通过表格给出DC-PSRR值，而通过曲线图给出AC-PSRR值。打开一个运放的datasheet，找到Power Supply Rejection vs.Frequen

2017-04-22 15:19:43 5841

原创 part-5 电源抑制比DC-PSRR

理想运放中，运放的特性不会随着电源电压的变化而变化。但实际情况并非如此，实际上运放参数总是随着供电电源的变化而变化的，这就引出运放的一个重要参数：电源抑制比PSRR(Power Supply Rejection Ratio)。当运放的电源电压发生变化时，会引起运放的输入失调电压的变化，这两个变化比值就是运放的电源抑制比,即 PSRR = △Vsupply / △Vios 。通常用dB表示：

2017-04-22 15:19:16 2248

原创 part-4 运放噪声快速计算

本文不研究运放的噪声理论。TI的Art Kay有一系列分析运放噪声的文章，链接为：http://www.analogzone.com (貌似没用了？) 别急，还有人将其翻译成中文了，叫“运算放大器电路固有噪声的分析与测量（TI合集）.pdf ”。今天，我们主要分析运放电路噪声的组成，计算时的注意要点，并提供一个计算的小工具，让噪声计算简单化。在运放构成的反向放大电路中，噪声主要来源

2017-04-22 15:18:34 8732

原创 part-3 输入失调电压Vos及温漂

运放应用中，不可避免会碰到输入失调电压Vos问题。尤其对指令信号放大时，由于失调电压的存在，在输出端总会叠加我们不期望的误差。比如电子秤在没有校准时即使没有放东西，其示数也不为0就是这个问题造成的。理想情况下：当运放两个输入端电压相同时，其输出应该为0，但实际情况却是仍然有一个小电压输出。这就是有输入失调电压导致的，如下图：输入失调电压定义：为了使输出电压为0，必须在运放两个输入端加一

2017-04-22 15:17:27 4516

原创 part-2 如何测量输入偏置电流Ib和输入失调电流Ios

总体来说有两种方法，一种是让输入偏置电流流入一个大电阻，形成一个失调电压，对其进行放大再测量，然后反推出电流；还一种是让偏置电流流过一个电容，通过电容对电流进行积分，测出电容上的电压变化率就可以算出电流了。方法一：电路如下，C1是超前补偿电容以防止电路振荡，容值较小。OP2是测试辅助运放，需选用低偏置电压和低偏置电流的运放。（1）首先测试运放失调电压。关闭S1和S2，测出OP2的输

2017-04-22 15:16:56 6419 2

原创 part-1 输入偏置电流和输入失调电流

声明：本文为我在TI公司论坛上看到的一个关于运放参数详解的帖子，特整理分享至此，并非本人原创。原贴地址链接：http://www.deyisupport.com/search/default.aspx#q=%E8%BF%90%E6%94%BE%E5%8F%82%E6%95%B0%E7%9A%84%E8%AF%A6%E7%BB%86%E8%A7%A3%E9%87%8A%E5%92%8C%E5%8

2017-04-22 12:02:40 14757 2

原创我的第一篇CSDN博文

一个星期之前开始想着是不是自己也可以写写自己的博文，一来自己看书本来就写些笔记，之前用word或笔记本手写多些，现在只是换个方式而已；二来博文中的代码编排格式真的吸引到我了。。。自己用word写的确实有点难看，自己都不想再看下去；三来这样还能和大家一起分享，还能不再需要为笔记的存储而担心了。这几天一直在找一个最好最适合自己的博客编辑器，主要希望的功能就是能够线下编辑，且插入代码

2017-04-16 15:18:55 459

原创 Windows live writer's plugins

1: // Windows live writer's code snipet 2: #include 3: int main() 4: { 5: return 0; 6: }/**********************************

2017-04-16 10:02:58 426

原创 open live writer's plugins

[sourcecode language='cpp' ]// open live writer's code snipet ...#include int main(){ return ;}[/sourcecode]/************************************************/// open live

2017-04-16 09:51:27 294

原创《C++ primer》5th读书笔记（chapter3）

chapter 3 字符串、向量和数组内置类型由C++直接定义，体现了大多数计算机硬件本身具备的能力。而标准库定义了一些更高级性质的类型，它们尚未直接实现到计算机硬件中。3.1 命名空间的using声明库函数基本上都属于命名空间std。形式如下： 1 using namespace::name;注意：using 声明不应该出现在头文件中。3.

2017-04-14 14:19:46 381