初识Zynq-7000 All Programmable SoC

Zynq-7000 相对于纯FPGA 如Aritx-7 最大的优势是集成了双硬核（ARM® Cortex™-A9）。 PL部分依然延续了28 nm工艺。

一般Zynq-7000 外设结构：
1. DDR3 连接到PS端。 PL通过S_AXI_HP0接口访问PS端的DDR3。
2. 以太网连接到PL端，个人比较喜欢以太网连接到PL端。 PS端通过EMIO访问控制PL端的以太网。
3. 普通外设如LED， UART连接到PL端。 PS端同样通过EMIO控制访问。

 

Zynq 硬核主频：  2.5 DMIPS/MHz
 

 Zynq 资源:

 Zynq 封装：