Single-Phase PLL(SOGI)-Part01

置顶逐梦小伙

已于 2022-05-30 10:57:14 修改

阅读量2.3w

点赞数 32

分类专栏： Study Note Fundamentals of power electronics 文章标签：电力电子 PLL SOGI 电源电网

于 2020-12-01 22:14:00 首次发布

本文链接：https://blog.csdn.net/qq_31251431/article/details/110466237

版权

Study Note 同时被 2 个专栏收录

9 篇文章 5 订阅

订阅专栏

Fundamentals of power electronics

4 篇文章 3 订阅

订阅专栏

简介

本文主要讲解了基于SOGI(二阶广义积分器)的单相PLL技术。这一篇重点在于从传函的角度进行分析，并重点关注正交系统的产生。有关数字离散化以及对单相电网的锁相内容将在后续篇幅进行分析。

PLL介绍

对于并网逆变器以及整流器，对电网电压进行锁相是至关重要的一部分技术。通过锁相，可以获得输入网侧电压的频率，相位，频率等信息。

基于SOGI的PLL锁相技术存在以下几个有点：

实现简单，（相比与其他的PLL实现方法）
the generated orthogonal system is filtered without delay by the same structure due to its resonance at the fundamental frequency, 所产生的正交系统由于是在基频处的共振可以被无延迟的滤波
产生相位差90度的正弦波，不受频率的影响

Fig.1 PLL的通用结构

常规的正交系统产生的方法有以下几种：

一个传输延迟块，负责引入相对于输入信号(电网电压)的基本频率为90度的相移。
使用Hilbert 变换，但是该方法较为复杂
Park 反变换

以上三种方法均有以下几个共同的缺点：

对频率依赖性较大
算法复杂
存在非线性特性
没有滤波的效果，对谐波处理能力弱

SOGI

1. SOGI 简介

Fig.2 SOGI结构图

如图2所示，SOGI存在两个输入信号(v,omega)，两个输出信号v' 和qv'。其中v'和输入电压v同频同相，qv'与输入电压v正交，存在90度相移。利用控制理论相关知识，可以计算出与该系统相关的几个传递函数分别如下：

其中ω代表SOGI的谐振频率，与电网频率相同，k为闭环系数，主要影响闭环系统的带宽。

2 仿真验证

为了分析不同闭环系数k对闭环系统带宽的影响，搭建了仿真模型对其进行测试。仿真模型(利用PLECS搭建)已上传到GitHub上面，有需要的可以进行download。Power-electronic-converters/SOGI-PLL at main · Hong-Long/Power-electronic-converters (github.com)

Fig.3 仿真模型

Vin接入幅值为10，频率为50Hz的正弦波信号，对应的v'和qv'如图4所示。

Fig.4 simulation result

3 K对系统性能的影响

Fig.5 K对系统特性的影响

由图可以看出，在50Hz处，系统的幅值衰减为0，相角也为0. 参数k会影响系统的滤波效果。降低k值，会使系统的带通变窄，即滤波效果被加重。但是，有图6可以看出，过小的k值，会使系统的响应变慢。

Fig.6 Step response（该图由Matlab仿真得到）

总结

本篇主要对PLL技术中正交系统的产生环节SOGI进行分析，并搭建了仿真对其进行验证和分析。通过分析，可以发现，SOGI中仅包含一个调节参数k，减小k会使变换器的带通变窄，具有较好的滤波效果，但是同时也使得变换器的阶跃响应降低，在实际应用中需要根据需要进行调整

参考资料

[1]. Ciobotaru, M., Teodorescu, R., & Blaabjerg, F. (2006). A new single-phase PLL structure based on second order generalized integrator. PESC Record - IEEE Annual Power Electronics Specialists Conference. A new single-phase PLL structure based on second order generalized integrator | IEEE Conference Publication | IEEE Xplore

[2]. Ciobotaru, M., Teodorescu, R., & Agelidis, V. G. (2008). Offset rejection for PLL based synchronization in grid-connected converters. Conference Proceedings - IEEE Applied Power Electronics Conference and Exposition - APEC, 1, 1611–1617. Offset rejection for PLL based synchronization in grid-connected converters | IEEE Conference Publication | IEEE Xplore

[3]. Rodríguez, F. J., Bueno, E., Aredes, M., Rolim, L. G. B., Neves, F. A. S., & Cavalcanti, M. C. (2008). Discrete-time implementation of second order generalized integrators for grid converters. IECON Proceedings (Industrial Electronics Conference), 2, 176–181. Discrete-time implementation of second order generalized integrators for grid converters | IEEE Conference Publication | IEEE Xplore

[4]. Bhardwaj, M. (2013). Software Phased-Locked Loop Design Using C2000 TM Microcontrollers for Single Phase Grid Connected Inverter. Application Report, July, 1–25. http://www.ti.com/lit/an/sprabt3/sprabt3.pdf

[5]. Y. Han, M. Luo, X. Zhao, J. M. Guerrero and L. Xu, "Comparative Performance Evaluation of Orthogonal-Signal-Generators-Based Single-Phase PLL Algorithms—A Survey," in IEEE Transactions on Power Electronics, vol. 31, no. 5, pp. 3932-3944, May 2016, doi: 10.1109/TPEL.2015.2466631.

[备注]：以上参考文献可以已经上传到github，可以到如下网址进行下载。

https://github.com/Hong-Long/Power-electronic-converters/tree/main/SOGI-Reference

文章后续会逐渐同步到微信公众号，可关注浏览

欢迎各位同僚可以一起指导进步。