RISC-V SiFive U54内核——中断和异常详解

最新推荐文章于 2024-03-08 14:19:04 发布
最新推荐文章于 2024-03-08 14:19:04 发布
阅读量816 收藏 5
点赞数
分类专栏： RISC-V Linux # ——中断和异常篇 文章标签： risc-v linux
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_32276547/article/details/128124018
版权

目录

中断

U54内核支持M模式和S模式中断。 默认情况下，所有中断都在M模式下处理。 对于支持S模式的 hart，可以有选择地将中断委托给S模式。

U54中断架构如下： img

U54内核还支持两种类型的 RISC-V 中断：本地和全局。

本地中断：U54内核的本地中断只有2种，软件中断和定时器中断，这两个中断都由本地中断器（CLINT）生成。本地中断通过专用中断异常代码和固定优先级直接发送给单个 hart。 因此，本地中断没有仲裁，也不需要额外的内存访问来确定中断的原因。

全局中断：通过平台级中断控制器 (PLIC) 路由，该控制器可以通过外部中断将中断定向到系统中的任何 hart。 所有的外设都属于全局中断。

中断优先级

全局中断的各个优先级由 PLIC 确定。

U54内核的优先级如下，按优先级降序排列：

  • 机器外部中断
  • 机器软件中断
  • 机器定时器中断
  • 主管外部中断
  • 主管软件中断
  • 主管定时器中断

异常

如果一个 hart 在S模式下运行并尝试访问一个仅M模式的控制和状态寄存器 (CSR)，这会立即进入异常处理程序并确定下一步行动。 mstatus 寄存器中的异常代码将保持值 0x2，表明发生了非法指令异常。根据系统的要求，监督模式应用程序可能会报告错误和/或完全终止程序。

没有特定的启用位来允许发生异常，因为默认情况下它们总是启用的。 然而，在引导流程的早期，软件应该将 mtvec.BASE 设置为一个定义的值，其中包含默认异常处理程序的基地址。 所有异常都会捕获 tomtvec.BASE。 软件必须读取 mcause CSR 以确定异常的来源，并采取适当的措施。

在中断处理程序中发生的同步异常将立即导致程序执行中止中断处理程序并进入异常处理程序。 中断处理程序中的异常通常是软件错误的结果，通常应该避免，因为 mepc 和 mcause CSR 将被原始中断上下文中捕获的值覆盖。

RISC-V 定义的同步异常具有优先级顺序，当单个指令同时发生多个异常时，可能需要考虑优先级顺序。 下表描述了同步异常优先级顺序。

img

数据地址断点（watchpoints）、指令地址断点、环境断点异常（EBREAK）都具有相同的异常码（3），但优先级不同，如上表所示。

指令地址未对齐异常 (0x0) 的优先级低于其他指令地址异常，因为它们是目标未对齐的控制流指令的结果，而不是取指的结果。

下面描述了一些用于调试异常和中断的有用 CSR：

img

陷阱trap

术语陷阱描述了软件应用程序中的控制转移，其中陷阱处理通常在更特权的环境中执行。 例如，一个特定的 hart 包含三种权限模式：机器、管理员和用户。 每种特权模式都有自己的软件执行环境，包括专用的堆栈区域。 此外，每种特权模式都包含用于陷阱处理的单独控制和状态寄存器 (CSR)。 在用户模式下操作时，需要上下文切换来处理主管模式下的事件。 软件为上下文切换设置系统，然后执行 ECALL 指令，将控制同步切换到 Environment call-from-User 模式异常处理程序。

复位后的默认模式是机器模式。 软件以最高权限级别开始执行，这允许在任何权限级别更改之前初始化所有 CSR 和系统资源。 下面的步骤描述了将特权模式从机器模式更改为用户模式所需的步骤，在特定设计上也包括管理员模式。

  1. 应首先通过将 mstatus.MIE 写入 0（默认复位值）来全局禁用中断。
  2. 将机器模式异常处理程序的基地址写入 mtvec CSR。 这是任何引导流程中的必需步骤。
  3. 将 mstatus.MPP 写入 0 以将之前的模式设置为 User，这允许我们返回到该模式。
  4. 设置物理内存保护 (PMP) 区域以将所需区域授予用户和主管模式，并可选择从机器模式撤消权限。
  5. 用主管模式异常处理程序的基地址写入 stvec CSR。
  6. 编写 medeleg 寄存器，将异常委托给主管模式。 考虑 ECALL 和页面错误异常。
  7. 编写 mstatus.FS 以启用浮点（如果支持）。
  8. 将机器模式用户寄存器存储到堆栈或应用程序特定的帧指针。
  9. 用用户态软件的入口点编写mepc
  10. 执行mret指令进入用户模式。

Note：只有一组用户寄存器 (x1 - x31) 用于所有权限级别，因此应用软件负责在进入和退出不同级别时保存和恢复状态。

本地中断

软件中断（中断 ID #3）：通过写入特定 hart 的内存映射中断挂起寄存器 msip 来触发。

定时器中断：当寄存器 mtime 大于或等于寄存器 mtimecmp 并且两个寄存器都是 CLINT 内存映射的一部分时，会触发定时器中断（中断 ID #7）。 mtime 和 mtimecmp 寄存器通常仅在机器模式下可用，除非 PMP 授予用户或管理员模式访问它们所在的内存映射区域的权限。

img

全局中断通常首先路由到 PLIC，然后使用外部中断进入 hart（中断 ID #11）

中断操作

在特权模式 m 内，如果相关的全局中断使能 {ie} 清零，则在该特权模式下不会产生任何中断，但更高特权模式下的待决启用中断将抢占当前执行。 如果设置了 {ie}，则在相同特权模式下处于更高中断级别的挂起启用中断将抢占当前执行并运行更高中断级别的中断处理程序。

当发生中断或同步异常时，会修改特权模式以反映新的特权模式。 处理程序特权模式的全局中断使能位被清除

中断进入和退出

当中断发生时：

• mstatus.MIE 的值被复制到mcause.MPIE 中，然后mstatus.MIE 被清除，有效地禁用了中断。

• 中断前的特权模式在mstatus.MPP 中编码。

• 当前 pc 被复制到 mepc 寄存器中，然后将 pc 设置为 mtvec 指定的值

此时，控制权移交给中断处理程序中的软件，并禁用中断。 执行 mret 指令时，会发生以下情况：

• 特权模式设置为在 mstatus.MPP 中编码的值。

• 全局中断使能 mstatus.MIE 设置为 mcause.MPIE 的值。

• pc 设置为mepc 的值。

此时，控制权交给软件。

中断控制和状态寄存器

Machine Status Register (mstatus)

mstatus 寄存器跟踪并控制 hart 的当前操作状态，包括是否启用中断。

img

通过设置 mstatus 中的 MIE 位来启用中断。 在写入 mstatus.MIE=1 之前，建议先在 mie 中开启中断。

Machine Trap Vector (mtvec)

mtvec 寄存器有两个主要功能：定义陷阱向量的基地址，以及设置 U54内核处理中断的模式。 对于 Direct 和 Vectored 模式，中断处理模式在 mtvec 寄存器的 MODE 字段中定义。mtvec 寄存器在表 86 中描述，mtvec.MODE 字段在表 87 中描述。

img

img

Mode Direct

在直接模式下操作时，所有中断和异常都会捕获到 mtvec.BASE 地址。 在陷阱处理程序内部，软件必须读取 mcause 寄存器以确定触发陷阱的原因。

在直接模式下操作时，BASE 必须是 4 字节对齐的。

Mode Vectored

在向量模式下运行时，中断将 pc 设置为 mtvec.BASE + 4 × 异常代码（mcause.EXCCODE）。 例如，如果发生机器定时器中断，则将 pc 设置为 mtvec.BASE + 0x1C。 通常，陷阱向量表填充有跳转指令，以将控制转移到特定于中断的陷阱处理程序。

在向量中断模式下，BASE 必须是 256 字节对齐的。

所有机器外部中断（全局中断）都映射到异常代码 11。因此，当启用中断向量时，pc 设置为任何全局中断的地址 mtvec.BASE + 0x2C。

Machine Interrupt Enable (mie)

通过设置 mie 寄存器中的相应位来启用各个中断。

img

Machine Interrupt Pending (mip)

机器中断挂起 (mip) 寄存器指示当前哪些中断处于挂起状态。

img

特权模式中断

U54内核支持有选择地将中断和异常定向到S模式。

该功能由中断和异常委托CSR处理：mideleg和 medeleg。S模式中断和异常可以通过stvec、sip、sie 和 scause 管理。

在M模式下，软件还可以直接写入SIP寄存器，从而有效地向S模式发送中断。这对于定时器和软件中断特别有用，因为可能需要在M模式和S模式下处理这些中断。

Delegation Registers (mideleg and medeleg)

默认情况下，所有的trap都在M模式下处理。M模式下软件可以通过CSR 有选择地将中断和异常委托给S模式。具体的映射如表 92 和表 93 。

img

img 注意，本地中断可以委托给M模式。

Supervisor Status Register (sstatus)

与M模式类似，S模式有一个寄存器，专门用于跟踪 hart 的当前状态，称为 sstatus。 sstatus 实际上是 mstatus 的受限视图，因为对 sstatus 所做的更改反映在 mstatus 中。

通过在 sstatus 中设置 SIE 位并在 sie 寄存器中启用所需的单个中断来启用中断。

Supervisor Interrupt Enable Register (sie)

通过在 sie 寄存器中设置适当的位来启用管理员中断。

img

Supervisor Interrupt Pending (sip)

S模式中断挂起 (sip) 寄存器指示当前哪些中断挂起。

img

Supervisor Cause Register (scause)

当S模式下捕获陷阱时，将导致陷阱的事件的代码写入 cause。 当导致陷阱的事件是中断时，最高有效位 scause 设置为 1，最低有效位表示中断号，使用与 sip 中的位置相同的编码。 例如，S模式定时器中断导致 cause 被设置为 0x8000_0000_0000_0005。

scause 也用于指示同步异常的原因，在这种情况下，scause 的最高有效位设置为 0。有关同步异常代码的列表，请参见表 98。

img

img

Supervisor Trap Vector (stvec)

默认情况下，所有中断都会捕获到 stvec 寄存器中定义的单个地址。 由中断处理程序读取原因并做出相应的反应。 RISC‑V 和 U54 内核还支持选择性地启用中断向量的能力。 当启用向量时，在 sie 中定义的每个中断都会陷入到它自己的特定中断处理程序中。

当 stvec 寄存器的 MODE 字段设置为 1 时，向量中断被启用。

img

如果向量中断被禁用 (stvec.MODE=0)，所有中断都会陷入 stvec.BASE 地址。 如果启用矢量中断 (stvec.MODE=1)，中断将 pc 设置为 stvec.BASE + 4 × 异常代码 (scause.EXCCODE)。 例如，如果发生管理定时器中断，则 pc 设置为 stvec.BASE + 0x14。 通常，陷阱向量表中填充有跳转指令，以将控制转移到特定于中断的陷阱处理程序。

在向量中断模式下，BASE 必须是 128 字节对齐的。

所有主管外部中断（全局中断）都映射到异常代码 9。因此，当启用中断向量时，pc 被设置为任何全局中断的地址 stvec.BASE + 0x24。

Delegated Interrupt Handling

接受委派陷阱后，会发生以下情况：

  • sstatus.SIE 的值被复制到 sstatus.SPIE，然后 sstatus.SIE 被清除，有效地禁用中断。
  • 当前pc被复制到sepc寄存器中，然后pc被设置为stvec的值。 在启用矢量中断的情况下，pc 设置为 stvec.BASE + 4 × 异常代码 (scause.EXCCODE)。
  • 中断前的特权模式编码在 sstatus.SPP 中

此时，控制权移交给中断处理程序中的软件，中断被禁用。可以通过显式设置 sstatus.SIE 或执行 SRET 指令退出处理程序来重新启用中断。 执行 SRET 指令时，会发生以下情况：

  • 特权模式设置为 sstatus.SPP 中编码的值
  • status.SPIE 的值被复制到 status.SIE
  • pc 设置为 sepc 的值

此时，控制权交给了软件

中断延迟

U54内核的中断延迟为四个 external_source_for_core_N_clock 周期，计算方式是从向 hart 发送中断信号到处理程序的第一个指令获取所需的周期数。

通过 PLIC 路由的全局中断会导致三个时钟周期的额外延迟，其中 PLIC 由时钟计时。 这意味着全局中断的总延迟（以周期为单位）为：4 + 3 × (external_source_for_core_N_clock Hz ÷ clock Hz)。 这是最佳情况下的循环计数，并假定处理程序已缓存。 它没有考虑来自外围源的额外延迟

不可屏蔽中断

rnmi（可恢复不可屏蔽中断）中断信号是 hart 的电平敏感输入。 不可屏蔽中断比 hart 上的任何其他中断或异常具有更高的优先级，并且不能被软件禁用。 具体来说，它们不会通过清除 mstatus.mie 寄存器来禁用。

Handler Addresses

NMI 有一个关联的异常陷阱处理程序地址。 该地址由外部输入信号设置。

RNMI CSRs

这些 M 模式 CSR 启用可恢复非屏蔽中断 (RNMI)。

img

  • mnscratch CSR 拥有一个 64 位读写寄存器，它使 NMI 陷阱处理程序能够保存和恢复被中断的上下文。
  • mnepc CSR 是一个 64 位读写寄存器，在进入 NMI 陷阱处理程序时，它保存接受中断的指令的 PC。 mnepc 的最低位硬连线为零。
  • mncause CSR 包含 NMI 的原因，第 63 位设置为 1，并且 NMI 原因编码在最低有效位中，如果不支持 NMI 原因，则为零。 mncause 的低位，定义为 exception_code，如下：

img

  • mnstatus CSR 包含一个两位字段，在进入陷阱处理程序时，它包含以与 mstatus.mpp 相同的方式编码的中断上下文的特权模式

MNRET Instruction

此仅 M 模式指令使用 mnepc 和 mnstatus 中的值分别返回中断上下文的程序计数器和特权模式。 该指令还设置内部 rnmie 状态位。

编码与 MRET 相同，除了第 30 位设置（即 funct7=0111000）。 例如：

.word 0x70200073 // opcode for MNRET (return from RNMI)

RNMI Operation

当检测到RNMI中断时，将中断的PC写入mnepc CSR，RNMI的类型写入mncause CSR，中断上下文的特权模式写入mnstatus CSR。 内部微体系结构状态位 rnmie 被清除以指示处理器处于 RNMI 处理程序中并且不能接受新的 RNMI 中断。 清除时，内部 rnmie 位还会禁用所有其他中断

这些中断被称为不可屏蔽的，因为软件无法屏蔽中断。但是，为了正确操作，必须推迟同一中断的其他实例，直到处理程序完成，因此内部状态位

RNMI 处理程序可以使用 MNRET 指令（在第 7.11.3 节中描述）恢复原始执行，该指令从 mnepc 恢复 PC，从 mnstatus 恢复特权模式，并设置内部 rnmie 状态位，重新启用其他中断。

如果hart在rnmie位清零时遇到异常，则将异常状态写入mepc和mcause，mstatus.mpp设置为M-mode，hart跳转到RNMI异常处理程序地址。

RNMI 处理程序中的陷阱只有在处理程序正在服务发生在机器模式之外的中断时发生时才能恢复。

嵌入式Linux充电站
关注
  • 0
    点赞
  • 踩
  • 5
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
RISC-V E300 SOC架构介绍——1.总体介绍
用心记录每天的学习，提升自己，虽然有的很基础但真的很重要！
08-30 1909
0.基于RISC-V SOC平台的总体介绍： E300平台是SiFive公司Freedom Everywhere系列的第一个可定制的RISC-V SoC。 E300 SoC包括一个SiFive系列 RISC-V Coreplex核，并且集成了指令和数据存储器，一个系统中断控制器(PLIC)，片上debug单元，及一个可扩展选择的外设。 系统可以扩展用户特定的指令集扩展，可定制协处理器，可定制加速器，可定制I/O接口，及可定制常开模块。 1.E300系统级框图： 2.组成部分 1 可配置的E31 RISC-
RISC-V学习笔记【中断和异常】
qq_40500005的博客
04-05 1万+
RISC-V架构的中断与异常 一般来说由处理器内部的事件或程序执行中的事件引起的程序跳转称为异常；一般的由处理器外部因素引起的程序跳转称为中断 广义上来说中断和异常都被处理器视为异常，一般将其分为同步异常和异步异常 同步异常 同步异常：由于执行程序指令流或者试图执行程序指令流而造成的异常 表现：CPU外部环境一定，多次执行时每次能够精确复现 常见的同步异常包括但不限于： 取指令访问到非法的地址区间 读写数据访问地址属性出错 取指令地址非对齐错误 非法指令错误 执行调试断点指令 异步异常 异步异常：产生原
RISC-V特权架构 - 中断与异常概述
百里杨的博客
03-01 1169
中断（Interrupt）机制，即处理器核在顺序执行程序指令流的过程中，突然被别的请求打断而中止执行当前的程序，转而去处理别的事情，待其处理完了别的事情，然后重新回到之前程序中断的点，继续执行之前的程序指令流，其要点如下。打断处理器执行程序指令流的“别的请求”便称之为中断请求（Interrupt Request），“别的请求”的来源便称之为中断源中断源通常来自于外围硬件设备。处理器转而去处理的“别的事情”便称之为中断服务程序中断处理是一种正常的机制，而非一种错误情形。
RISC-V指令集介绍 - 整数基本指令集
热门推荐
zhangshuaiisme的专栏
06-17 5万+
前段时间在修改 picorv32 核心（一个riscv-32的cpu核心），阅读了一下riscv指令集的手册。在此，做一下简单记录。RV32I：32位risc-v整数指令集1. 寄存器 32个x寄存器，RV32下x reg是32位宽 x0：硬连线 常数0 x1-x31：31个通用reg 返回地址：没有强制要求那一个x作为lr，但是一般用x1 pc：额外的用户可见寄存器3. 基本指令格式 四种基础指...
RISC-V详细介绍
skywf的博客
05-13 3万+
文章目录写在前面什么是RISC-VRISC-V诞生的背景ISA霸权摩尔定律的穷途末路穷困潦倒的学者不断增长的指令数量RISC-V架构设计思想如何设计一个好的ISARISC-V之RV32I四个典型特点RISC-V之乘除法指令指令格式用乘法代替常数除法RISC-V之RV64RISC-V的特权架构机器模式监管者模式 写在前面 本文主要基于RISC-V中文手册，其中包括但不限于一些网络的资料。本文版权属于skywf，转载或借用请联系作者。 什么是RISC-V RISC-V（发音为“risk-five”）是一个基于
【学一点RISC-V】ACLINT（高级核心本地中断控制器）文档
jingyu_1的博客
03-08 1190
【此 RISC-V ACLINT 规范定义了一组内存映射设备，这些设备为多 HART RISC-V 平台上的每个 HART 提供处理器间中断 (IPI) 和定时器功能】。在多 HART RISC-V 平台上运行的操作系统、引导加载程序和固件需要这些 HART 级 IPI 和定时器功能。SiFive 核心本地中断器 (CLINT) 器件已在 RISC-V 领域广泛采用，以提供机器级 IPI 和定时器功能。不幸的是，
RISC-V 特权架构
m0_53157173的博客
06-11 1284
RISC-V 特权架构
大白话RISC-V架构中断与异常处理机制
m0_53157173的博客
06-11 4462
大白话RISC-V架构中断与异常处理机制
【RISC-V】外部中断
佳大先生的博客
07-03 3533
分为中断与异常，这里主要记录RISC-V指令集的中断。mstatus寄存器的MIE标志位是全局中断开关位，相当于一级中断标志。用于设置M/S/U模式下对应的External/Timer/Software中断。（M/S/U下方特权模式说到） 在RISCV下，将中断（interrupt）又细分为三种类型：定时中断(timer)、核间中断(soft)、中断控制器中断(external)。定时中断可以用于产生系统的tick，核间中断用于不同cpu核之间通信，中断控制器则负责所有外设中断。这个设计和arm下有点不一样
RISC-V-中断和异常 笔记
weixin_43403350的博客
09-09 5571
文章目录1.0 中断（interruupt）2.0 异常（exception）3.0 同步异常和异步异常3.1 同步异常（synchronous exception）3.2 异步异常（asynchronous exception）3.2.0 精确异步异常（precise）3.2.1 非精确异步异常（imprecise）4.0 控制和状态寄存器（CSR）4.0.1 misa4.0.2 mvendorid4.0.3 marchid4.0.4 mimpid4.0.5 mhartid4.0.6 fflags4.0.
riscv笔记之：中断/异常与CSR寄存器
fdfasf的博客
09-22 8763
riscv概念基础
TRACE32工具的SiFive RISC-V调试和跟踪方案
最新发布
03-11
TRACE32工具是一个功能强大的调试和跟踪解决方案，它可以用于各种处理器架构，包括SiFive的RISC-V处理器。以下是一个关于如何使用TRACE32工具进行SiFive RISC-V调试和跟踪的基本方案： 一、硬件连接与配置 确保...
rars:RARS-RISC-V汇编程序和运行时模拟器
05-14
RARS-RISC-V汇编程序和运行时模拟器RISC-V汇编器，模拟器和运行时RARS将汇编和模拟RISC-V汇编语言程序的执行。 它的主要目标是为开始使用RISC-V的人们提供一个有效的开发环境。特征RISC-V IMFDN基础（riscv32和riscv...
Renesas瑞萨电子采用Andes RISC-V 32位CPU内核 开发其首款RISC-V架构ASSP产品
01-19
半导体解决方案供应商瑞萨电子集团（TSE：6723）今日宣布，与RISC-V架构嵌入式CPU内核及相关SoC开发环境的 供应商——Andes Technology启动技术IP合作。瑞萨选择AndesCoreTM 32位RISC-V CPU内核IP，应用于其全新的...
针对RISC-V设计提供全面软件工具链和IP内核的FPGA
01-20
美高森美公司（Microsemi CorporaTIon）成为针对RISC-V设计提供全面软件工具链和知识产权（IP）内核的可编程逻辑器件（FPGA）供应商。其RV32IM RISC-V内核适用于美高森美 IGLOO2 FPGA、 SmartFusion2系统级芯片（SoC...
RISC-V Debug SpecificationVersion 1.0-STABLE
10-23
官方最新的riscv-debug-spec，几乎兼容之前的debug0.13.x，修复bug和不兼容请看1.2.1
解读两大精简指令集：RISC-V和MIPS
TroubleMaker
03-16 2万+
来源：内容来自「SIMIT战略研究室」，谢谢。 当前CPU的两大架构是CISC（复杂指令集）和RISC（精简指令集），x86是CISC的代表架构，占领了95%以上的桌面计算机和服务器市场。Arm作为RISC的一种，在智能手机、可穿戴设备等移动处理器市场占领主要地位。针对物联网、5G、AI新兴领域的应用，RISC-V和MIPS两大精简指令集架构再次登上历史舞台。 - RISC-V - ...
8.4 自制操作系统: risc-v Machine寄存器 mip/mie
Do one thing at a time, and do well.
03-11 2364
mip 全称Machine Interrupt-Pending Register mip寄存器是一个MXLEN-bit的读/写寄存器，包含了挂起中断的信息 mie 全称Machine Interrupt-Enable Register mie寄存器是第一个的MAXLEN-bit位的读写寄存器，包含允许中断位 mie和mip的bits[15:0]是分配给标志中断的。bits[16:MAXLEN-1]是用户自定义。 如下图红色框所示。 如果中断i想陷入M模式，必须
Nuclei处理器内核中的NMI处理
ptw1992的博客
10-12 132
•取NMI，msubm的值。PTYP将更新为msub的值。获取NMI之前的TYP，如进入/退出NMI时CSR mstatus和msubm更新所示（第20页）。执行mret指令后，硬件将根据msubm的值自动恢复core的Machine Sub Mode。TYP更新为NMI处理模式，如进入/退出NMI时CSR mstatus和msubm更新所述（第20页），以反映当前机器子模式为“NMI处理方式”。•当mmisc_ctl[9]=0时，mnvec的值等于重置后的PC值reset_vector的值。
risc-v指令中的异常和中断机制
05-24
RISC-V指令集中的异常和中断机制是为了提高系统的可靠性和稳定性。RISC-V中的异常和中断机制分为两种类型：同步异常和异步异常。 同步异常是由程序执行过程中的错误或异常引起的，例如除零、访问非法地址等。当发生同步异常时，CPU会立即停止当前的指令执行，并跳转到异常处理程序，进行异常处理。同步异常通常是由程序员在编写代码时预先考虑到的，可以使用特定的指令来触发异常。 异步异常是由外部事件引起的，例如硬件故障、时钟中断等，不是程序员能够控制的。当发生异步异常时，CPU会立即停止当前的指令执行，并跳转到异常处理程序，进行异常处理。在RISC-V中，异步异常有两种类型：中断和陷阱。中断是由外部事件引起的，可以被打断的指令会被暂停执行，并保存当前的上下文，然后跳转到中断处理程序。陷阱是由指令执行时的条件引起的，例如一个调试指令会触发一个陷阱，跳转到陷阱处理程序中执行。 RISC-V中的异常和中断机制采用了向量表的方式，即将异常处理程序的入口地址保存在一个专门的表中，当发生异常时，CPU会根据异常类型在向量表中查找对应的异常处理程序入口地址，并跳转到该地址执行。这种方式可以提高异常处理的效率和可靠性。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

嵌入式Linux充电站

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值