RISC-V架构——中断委托和中断注入

最新推荐文章于 2024-04-29 14:32:15 发布
最新推荐文章于 2024-04-29 14:32:15 发布
阅读量684 收藏 4
点赞数
分类专栏： # RISC-V体系结构编程与实践 文章标签： risc-v 中断委托 中断注入
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_42031299/article/details/134018259
版权

1、中断委托

1.1、中断委托的作用

（1）默认情况下，所有的陷入（中断和异常）都是在M模式下处理，然后再返回到发生陷入前的模式；
（2）所有陷入都在M模式处理会涉及到模式切换，而模式切换是比较消耗性能和时间的。比如：在S模式下发生外部中断，需要切换到M模式处理中断，然后再返回到S模式；
（3）中断委托：就是把本来需要在M模式处理的中断和异常委托给S模式处理，当被委托的中断发生时，直接跳转到S模式的异常处理函数，不用再切换到M模式处理；

1.2、中断委托相关寄存器

1.2.1、中断委托寄存器mideleg

在这里插入图片描述

1.2.2、异常委托寄存器medeleg

在这里插入图片描述

1.3、中断委托注意事项

（1）当处理器支持S模式时，必须实现mideleg和medeled寄存器，如果不支持S模式就不要实现；
（2）中断委托不能把M模式产生的中断委托给S模式。举例：把非法指令异常委托给S模式处理，S模式和M模式下发生的非法指令由S模式处理，而不再用M模式处理；但是M模式发生的非法指令异常，还是需要由M模式处理，不会交由S模式处理。
（3）中断委托寄存器mideleg和medeleg，只能在M模式下访问和修改；

2、中断注入

2.1、中断注入的作用

（1）中断注入，顾名思义就是在M模式下手动向S模式去产生一个中断。比如：向mip寄存器的bit5写1，S模式就会产生一个时钟中断；
（2）中断注入类似于软件中断，由软件来产生，相对而言是硬件中断，硬件中断一般是靠GPIO引脚的高低电平来触发；

2.2、中断注入相关寄存器MIP

在这里插入图片描述

正在起飞的蜗牛
关注
  • 0
    点赞
  • 踩
  • 4
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
计算机组成原理实验报告，硬件结构设计，RISC-V，SoC，picoRV32
07-05
本次课程设计要求基于开源的RISC-V 核——picoRV32 搭建一个完整的 SoC（片上系统），并在自己搭建的 SoC 之上进行软件编程，体会硬件设计与软件编程的结合。 RISC-V-On-PYNQ Overlay实现了在PYNQ-Z2板上的RISC-V处理器及工具链集成，并提供了完整的RISC-V源码与设计流程，得益于PYNQ软件框架，其支持在Jupyter Notebook对RISC-V进行编译、调试与验证，即可以在Jupyter Notebook上编写一段C/C++/RISC-V汇编程序，将编译后的二进制文件放到picoRV32上运行。
单周期处理器-RISC-V架构
01-14
单周期处理器-RISC-V架构
RISC-V：控制与状态寄存器（CSR）
u010680999的博客
01-08 1万+
RISC-V：控制与状态寄存器（CSR） 芯片示意图 管脚信息 名称 方向 类型 作用 interrupts input CoreInterrupts hartid input UInt rw exchange 结构体 decode exchange Vec(new CSRDecodeIO) csr_stall output Bool eret out...
RISC-V官方手册和相关资料（特权架构 & 非特权架构 & 中文资料）
01-20
包含三份资料：RISC-V特权架构规范 & RISC-V非特权架构规范 & 中文手册
RISC-V中文架构手册开源指令集的指南 RISC-V-Reader-Chinese-v2p1
02-26
RISC-V 自 2011 年推出以来迅速地普及。我们认为一个精简的程序员指南将进一步促进 它的发展，并促使新人理解为什么它是一个有吸引力的指令集，以及它与传统指令集架构 (ISA)的不同。 研究生期间自学资源之一，评价极高！
6.S081——补充材料——RISC-V架构中的异常与中断详解
zheyuan的博客
05-30 4561
在RISC-V标准中，将异常(exception)定义为当前CPU运行时遇到的与指令有关的不寻常情况，而使用中断(interrupt)定义为因为外部异步信号而引起的让控制流脱离当前CPU的事件。而陷阱(trap)表示的则是，由异常或者中断引起的控制权转移到陷阱处理程序的过程。其实Xv6的定义和RISC-V的定义是相互兼容的，我们说在Xv6中有三种方式会触发陷阱：系统调用、中断和程序异常，其实系统调用中的ecall指令和程序执行中的异常都属于RISC-V标准中定义的异常情况，而。
RISC-V特权级寄存器及指令文档
热门推荐
Pandacooker的博客
05-08 1万+
RISC-V特权级寄存器及指令文档 M态寄存器 1. ISA寄存器 misa（read-write） base域： 1.编码了内部支持的ISA宽度. 2.当重置时，总是设置为支持的最宽ISA extensions域： 功能： 1.编码了现有的标准扩展。依照每个字母一位的方式 ，第0位代表A，第25位代表Z。 保留位总返回0 2.重置时为最大的扩展集合 2. mstatus 寄存器 XLEN-bit read/write register 寄存器结构： 位描述： xIE域： 当硬件线程运行于x模式，
8.3 自制操作系统: risc-v Machine寄存器 mtvec/medeleg/mideleg
Do one thing at a time, and do well.
03-09 3216
mtvec 全称Machine Trap-Vector Base-Address Register 机器陷阱向量基地址寄存器 1.mtvec必须是被实现的 2.边界必须4字节对齐，MODE域的实现，可能会增加额外的对齐条件 例如当Mode=vectored时，在机器模式下发送timer中断时，pc将被设置为BASE+0x1c. medeleg和medeleg 全称Machine Trap Delegation Registers机器陷阱代理寄存器 medeleg: mac..
RISC-V架构——中断处理和中断控制器介绍
weixin_42031299的博客
10-25 1167
本文不是从零开始讲解中断，对于中断的基本知识不再赘述，对中断不是很了解可以先学习ARM中断的文章。；
RISC-V SiFive U54内核——中断和异常详解
嵌入式Linux充电站
11-30 804
U54内核还支持两种类型的 RISC-V 中断：本地和全局。 本地中断：U54内核的本地中断只有2种，软件中断和定时器中断，这两个中断都由本地中断器（CLINT）生成。本地中断通过专用中断异常代码和固定优先级直接发送给单个 hart。 因此，本地中断没有仲裁，也不需要额外的内存访问来确定中断的原因。 **全局中断**：通过平台级中断控制器 (**PLIC**) 路由，该控制器可以通过外部中断将中断定向到系统中的任何 hart。 所有的外设都属于全局中断。
RISC-V嵌入式开发 (1).pdf
03-19
RISC-V嵌入式开发 (1).pdf
机组大作业：基于RISC-V架构的45条指令单周期CPU设计
01-20
内含CPU所有Verilog源码、论文详细解析，作业成绩为优秀 所有代码和论文皆为原创，严禁二次转载！
MODE-CSR相关
m0_52050582的博客
11-13 700
MODE/CSR相关 文章目录MODE/CSR相关Mode介绍机器模式机器模式下的异常处理进入U模式监管者模式S模式几个异常处理CSR：委托Supervisor Mode下时钟中断处理流程一些寄存器mstatus寄存器mie/mip寄存器mtvec寄存器mcause寄存器mtime与mtimecmp寄存器mtval寄存器sstatus寄存器stvec寄存器sp寄存器 Mode介绍 RISC-V有三个特权模式：U（user）模式、S（supervisor）模式和M（machine）模式。 它通过设置不同的特
riscv-xv6单步调试1.5
passenger12234的博客
03-28 409
0. 序   在2之前，先记录一下riscv异常处理的机制。 1. 异常定义 2. 异常相关的CSR   主要有这几个mstatus, mepc, mtvec, mcause, mie, mip, mscratch, mtval。这是以m模式为例，因此寄存器带有m前缀（否则为s前缀）。其中mie指定哪些中断需要屏蔽，mip保存哪些中断等待被接收。mtvec指令指定异常处理程序的位置。如果mtvec的第一位为1，则异步中断跳转到mtvec+4*mcause的位置（我怎么觉得64位应该是8*mcause？）。
RISC-V SiFive U54内核——CLINT中断控制器
嵌入式Linux充电站
12-01 863
RISC-V SiFive U54内核的有两个中断控制器：CLINT和PLIC。CLINT用于本地中断（软件中断和定时器中断），PLIC用于全局中断。
8.4 自制操作系统: risc-v Machine寄存器 mip/mie
Do one thing at a time, and do well.
03-11 2334
mip 全称Machine Interrupt-Pending Register mip寄存器是一个MXLEN-bit的读/写寄存器，包含了挂起中断的信息 mie 全称Machine Interrupt-Enable Register mie寄存器是第一个的MAXLEN-bit位的读写寄存器，包含允许中断位 mie和mip的bits[15:0]是分配给标志中断的。bits[16:MAXLEN-1]是用户自定义。 如下图红色框所示。 如果中断i想陷入M模式，必须
RISC-V架构中断定义
xingzhe22222的博客
07-22 5453
        RISC-V架构定义的中断类型分为4种：外部中断、计时器中断、软件中断和调试中断。         （1）外部中断是指来自于处理器核外部的中断，譬如外部设备UART、GPIO等产生的中断。         （2）计时器中断是来自计时器的中断。         （3）软件中断是指来自软件自己触发的中断。         （4）调试中断，专用于实现调试器（Debugger） ...
RISC-V 学习笔记：由来、基础整数指令集、汇编语言、特权架构
云微的blog
07-08 2317
这是 os summer of code 2020 每日记录的一部分： github地址：https://github.com/yunwei37/os-summer-of-code-daily 参考：RISC-V 手册 一本开源指令集的指南 第一章 为什么要有 RISC-V RISC-V的目标是成为一个通用的指令集架构（ISA）： 它要能适应包括从最袖珍的嵌入式控制器，到最快的高性能计算机等各种规模的处理器 它应该能兼容各种流行的软件栈和编程语言 它应该适应所有实现技术，包括现场可编程门阵列（FPGA）、
【跟我学RISC-V】认识RISC-V指令集并搭建实验环境
最新发布
April_Zhao的博客
04-29 716
跟我一起学RISC-V指令集吧
(四)从零开始设计risc-v处理器——alu的优化
11-05
ALU（算术逻辑单元）是计算机处理器中负责执行算术和逻辑操作的核心组件。在设计RISC-V处理器的过程中，ALU的优化是至关重要的一步。 首先，我们可以通过增加多个ALU管道来提高处理器的性能。这样，指令可以在多个ALU之间并行执行，从而加快处理速度。另外，还可以采用超标量技术，将多个ALU分组，并行执行不同的指令，进一步提高处理器效率。 其次，为了提高ALU的性能，我们可以通过增加更多的功能单元来支持多种操作。例如，我们可以添加浮点运算单元，以支持浮点运算指令。此外，还可以添加位移单元和乘法单元等，以执行各种操作。通过提供更多的功能单元，ALU可以在单个周期内执行更多的操作，提高处理器的性能。 另外，在ALU的设计中，还需要考虑到电路延迟的问题。通过优化电路布线和信号传输路径，可以减少ALU操作所需的时间。此外，采用流水线技术也可以提高处理器的吞吐量。通过将ALU操作划分为多个阶段，并行执行多条指令，可以大大提高处理器的效率。 最后，为了优化ALU的设计，还需要考虑功耗的问题。通过采用低功耗电路设计和节能技术，可以有效降低ALU的功耗。此外，在处理器的设计过程中，还可以采用动态电压调整和时钟频率调整等技术，根据实际负载情况动态调整ALU的电压和频率，以达到节能的目的。 综上所述，通过增加ALU管道、添加更多功能单元、优化电路延迟、采用流水线技术和优化功耗等方法，可以对RISC-V处理器中的ALU进行优化，提高处理器的性能和效率。这些优化措施能够使处理器更快、更强大，更适应各种复杂的计算任务。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

正在起飞的蜗牛

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值