04-Vector-向量内逻辑运算

Verilog HDL（HDLBits）

Verilog Language Basic

04-Vector-向量内逻辑运算

构建一个电路，该电路具有两个3位输入，用于计算两个向量的按位OR、两个向量的逻辑OR和两个向量的逆(NOT)。将b的逆放在out_no的上半部分(即位[5：3])，在下半部分放置a的逆。

module top_module( 
    input [2:0] a,
    input [2:0] b,
    output [2:0] out_or_bitwise,
    output out_or_logical,
    output [5:0] out_not
);
    assign out_or_logical = a||b;//逻辑或：整体进行或
    assign out_or_bitwise = a|b; //按位没一个内容对齐进行或
    
    assign out_not[5:3] = ~b; //b取反放在高位
    assign out_not[2:0] = ~a;
    
endmodule