![](https://img-blog.csdnimg.cn/20201014180756923.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
硬件相关
袁海璐
不要想着站在巨人的肩膀上,你要想想巨人走了,你是什么。
展开
-
USB2.0基础知识总结
目录1、协议层:1.1、域分类1.2 、USB传输方式:1、协议层:域和包定义:包是一次传输的单位,每个包由多个域组成; USB中是按照LSB进行字节传输;1.1、域分类 1.1.1: 同步域(SYNC field) 所有的包都开始于同步域,在低速和全速通信中SYNC field用7个0和1个1来表示。 由于USB2.0使用了NRZI编码(0用翻转来表示,1用不翻转表示),所以00000001就是上图那样。...原创 2020-11-29 17:57:26 · 3971 阅读 · 0 评论 -
zynq高速通信实例serdes
之前想要验证zynq通过serdes传输数据的实验,网上找了一篇文章,照着做了,没有一篇能完全实现,到了关键的地方都是一笔带过,大量的篇幅在讲DC平衡、高速信号产生串扰的原理,其实这些内容应该放在原理性的文章中。看到这种类型的文章,读者只想按部就班的把实验做出来。以下的内容就是基于这个思想的。1、vivado工程的创建:在ip Catalog 中找到如下图的IP,双击第一页的设置不要动,也动...原创 2019-12-28 15:10:01 · 1947 阅读 · 0 评论 -
ZYNQ多个区域实现动态重配置(基于zc706开发板)
目标使用ZC706开发板上面的三个LED灯来做这个实验,完成一个静态区域控制LED0以1/4S的周期进行闪烁。两个动态区域实现LED2和LED3闪烁时间的动态配置。过程先看下ZC706 PL LED的电路原理图:LED这里只用到了三个,直接接到了PL上。再看下ZC706的时钟系统,主要目的是实现多块区域的重配置,因此选择一个最简单的全局时钟。这下好了,想着是用一个简单的时钟,可惜除...原创 2019-11-24 19:56:00 · 2432 阅读 · 10 评论 -
从FPGA视角来看DMA中断
题外话从学习一些高档的单片机就能看到DMA的作用。DMA可以让外设不经过CPU的干预,直接把数据搬运到内存。这样做不仅仅是体现在不需要CPU干涉,而且能够极大的提高外设数据的吞吐量。举个简单的例子,我们需要用AD转换器去采集50Hz的交流信号,假设采样率是1024次/T。那么需要的AD转换器的采样率是50*1024=51200。在非突发,并行采集的条件下,AD转换器每秒需要中断CPU 51200...原创 2019-11-09 15:47:10 · 4399 阅读 · 2 评论 -
AIX-stream FIFO 实现CPU与FPGA数据流交互
AIX-stream FIFO 实现CUP与FPGA数据流交互基于地址形式的交互与基于流形式的交互AXI-stream FIFO数据读写测试AXI-stream总线读写协议AXI-FIFO与CPU数据交互PS发送数据,PL读取实验基于地址形式的交互与基于流形式的交互上周许老师说,内容我看不太懂,但是你要认真写,不然别人看不明白还不如不写。看了下前面的确实很笼统,接下来按照许老师说的,认真写。...原创 2019-11-02 16:08:14 · 10041 阅读 · 3 评论 -
zynq 实现液晶显示器显示(ADV7511)
首先来明确下设计结构,不管是用HDMI,VGA还是DP,最重要的过程是把帧缓冲中的RGB数据转换成显示扫描时序。显示扫描时序这个词并不存在于显示行业,只是我认为这样说能概括问题。 来解释下显示扫描时序。先说几个名词,之后会用上:1、像素时钟(CLK):屏幕上每个像素点显示动态显示都需要像素时钟来刷新;2、行同步时钟(HSYNC):当显示器显示一行像素的时间;3、...原创 2019-10-07 11:18:03 · 7675 阅读 · 3 评论