Systemverilog
关注
分享
扫一扫
文章平均质量分 65
一只迷茫的小狗
这个作者很懒，什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
关于systemverilog中在task中使用force语句的注意事项
关于systemverilog中在task中使用force语句的注意事项原创 2025-05-19 16:52:22 · 711 阅读 · 0 评论 -
verilog/systemverilog中的位序问题
verilog/systemverilog中的位序问题原创 2025-03-28 17:30:14 · 448 阅读 · 0 评论 -
Verilog中generate的用法
Verilog中generate的用法原创 2024-12-06 14:47:03 · 1527 阅读 · 0 评论 -
IEEE Standard for SystemVerilog—Chapter27. Generate constructs
IEEE Standard for SystemVerilog—Chapter27. Generate constructs原创 2024-12-06 12:10:44 · 869 阅读 · 0 评论 -
verilog中位宽表示法
verilog中位宽表示法原创 2024-11-25 10:41:59 · 1174 阅读 · 0 评论 -
$value$plusargs用法
$value$plusargs用法原创 2024-11-25 10:38:18 · 884 阅读 · 0 评论 -
使用modelsim的dataflow窗口调试
使用modelsim的dataflow窗口调试原创 2024-10-23 16:17:25 · 659 阅读 · 0 评论 -
SystemVerilog进程间通信——旗语Semaphore/信箱Mailbox
SystemVerilog进程间通信——旗语Semaphore/信箱Mailbox转载 2024-09-22 14:41:43 · 1780 阅读 · 0 评论 -
SystemVerilog中的Semaphores
SystemVerilog中的Semaphores原创 2024-09-22 14:30:58 · 784 阅读 · 0 评论 -
IEEE Systemverilog :Chapter 15. Interprocess synchronization and communication
IEEE Systemverilog :Chapter 15. Interprocess synchronization and communication原创 2024-09-22 11:09:50 · 743 阅读 · 0 评论 -
SystemVerilog disable语句的注意点
SystemVerilog disable语句的注意点原创 2024-09-22 10:20:53 · 1222 阅读 · 0 评论 -
SystemVerilog中数组内置函数sum()的一个注意点
SystemVerilog中数组内置函数sum()的一个注意点原创 2024-06-04 19:05:22 · 783 阅读 · 0 评论 -
Systemverilog inside匹配规则
Systemverilog inside匹配规则原创 2024-06-04 18:58:00 · 670 阅读 · 0 评论 -
SystemVerilog中 $cast动态强制类型转换
SystemVerilog中 $cast动态强制类型转换原创 2024-05-27 11:12:57 · 1793 阅读 · 0 评论 -
对systemverilog/verilog中forever语法的理解
对systemverilog/verilog中forever语法的理解原创 2024-05-20 08:50:22 · 1920 阅读 · 0 评论 -
IEEE SystemVerilog Chapter21.6:Command line input
IEEE SystemVerilog Chapter21.6:Command line input原创 2024-04-10 18:58:06 · 486 阅读 · 0 评论 -
windows下使用modelsim搭建uvm验证环境时遇到问题:can‘t locate a C/C++ compiler for ‘DPI Export Compilation ‘。
windows下使用modelsim搭建uvm验证环境时遇到问题:can't locate a C/C++ compiler for 'DPI Export Compilation '。原创 2024-04-10 15:25:13 · 1391 阅读 · 2 评论 -
systemverilog/verilog文件操作
systemverilog/verilog文件操作原创 2024-01-20 16:39:42 · 4949 阅读 · 0 评论 -
SystemVerilog验证测试平台：2.2章节：定宽数组
SystemVerilog验证测试平台原创 2024-01-18 22:07:14 · 1265 阅读 · 0 评论 -
IEEE SystemVerilog Chapter15:Interprocess synchronization and communication
IEEE SystemVerilog Chapter15:Interprocess synchronization and communication原创 2024-01-18 11:40:36 · 1157 阅读 · 0 评论 -
Modelsim查看ATV Window（ModelSim® SE GUI Reference Manual, v10.6d Chapter4.2 ATV Window）
Modelsim查看ATV Window（ModelSim® SE GUI Reference Manual, v10.6d Chapter4.2 ATV Window）原创 2023-12-25 13:55:25 · 526 阅读 · 0 评论 -
XPM_CDC_PULSE
XPM_CDC_PULSE原创 2023-12-23 11:11:10 · 1704 阅读 · 0 评论 -
在modelsim中查看断言
在modelsim中查看断言原创 2023-12-21 21:08:35 · 878 阅读 · 0 评论 -
UVM实战：一个component内有多个IMP
UVM实战：一个component内有多个IMP原创 2023-12-13 19:16:03 · 1180 阅读 · 0 评论 -
UVM实战：UVM中的通信方式：UVM中的analysis端口
UVM实战：UVM中的通信方式：UVM中的analysis端口原创 2023-12-13 17:08:05 · 2266 阅读 · 0 评论 -
在systemverilog的函数中读写文件：IEEE SystemVerilog Chapter8.9 Static class properties
在systemverilog的函数中读写文件：IEEE SystemVerilog Chapter8.9 Static class properties原创 2023-12-13 16:58:04 · 658 阅读 · 0 评论 -
UVM：uvm_component与uvm_object
UVM：uvm_component与uvm_object原创 2023-12-07 10:59:02 · 2102 阅读 · 0 评论 -
UVM验证平台中加入sequencer
UVM验证平台中加入sequencer原创 2023-12-06 16:03:48 · 1440 阅读 · 0 评论 -
UVM实现component之间transaction级别的通信
UVM实现component之间transaction级别的通信原创 2023-12-05 18:44:56 · 1197 阅读 · 0 评论 -
UVM验证环境中加入monitor
UVM验证环境中加入monitor原创 2023-12-04 20:52:50 · 879 阅读 · 0 评论 -
UVM验证环境 加入env
UVM验证环境 加入env原创 2023-12-04 20:31:36 · 1269 阅读 · 0 评论 -
在UVM验证平台加入transaction
在UVM验证平台加入transaction原创 2023-12-04 18:44:20 · 1001 阅读 · 0 评论 -
UVM中的config_db机制传递interface
UVM中的config_db机制传递interface原创 2023-12-04 18:24:49 · 2404 阅读 · 0 评论 -
UVM中的objection机制
UVM中的objection机制原创 2023-12-04 17:54:54 · 808 阅读 · 0 评论 -
uvm的factory机制
uvm的factory机制原创 2023-12-04 17:17:05 · 523 阅读 · 0 评论 -
Win11+Modelsim SE-64 10.6d搭建UVM环境
Win11+Modelsim SE-64 10.6d搭建UVM环境原创 2023-11-19 10:45:48 · 1874 阅读 · 1 评论 -
IEEE Standard for SystemVerilog—Chapter14. Clocking blocks
IEEE Standard for SystemVerilog—Chapter14. Clocking blocks原创 2023-11-16 18:08:14 · 855 阅读 · 0 评论 -
systemverilog：interface中端口方向、Clocking block的理解
systemverilog：interface中端口方向理解原创 2023-11-16 17:49:06 · 1823 阅读 · 0 评论 -
systemverilog：interface中的modport用法
systemverilog：interface中的modport用法原创 2023-11-15 21:39:36 · 1600 阅读 · 0 评论 -
如何在interface中处理DUT中的inout信号
如何在interface中处理DUT中的inout信号原创 2023-11-15 20:43:47 · 928 阅读 · 0 评论