FPGA学习笔记（五）——Atom配置Verilog开发环境

在settings->packages下安装这两个包

在snippet中设置代码块
.v文件的scope是：source.verilog
找到snippets.cson文件（我用everything直接搜出来）
时序电路模板（输Shixu+Tab触发）：

'.source.verilog':
    'shixu template':
        'prefix':'Shixu'
        'body':'''
always@(posedge clk or negedge rst_n)begin
  if(rst_n==1'b0)begin
		${1};
	else begin
		${2};
	end
end
'''

组合逻辑电路模板（输Zuhe+Tab触发）：

#'.source.verilog':
    'zuhe template':
        'prefix':'Zuhe'
        'body':'''
always@(*)begin
  ${1};
end
'''

Module模