【计算机组成原理笔记】

【计算机组成原理笔记】

1.1 计算机系统简介

• 计算机系统由软件和硬件组成。软件又可分为系统软件和应用软件。

• 计算机体系结构指的是（机器语言）程序员所看到的计算机系统属性概念性的结构与功能特性。（研究有无乘法指令）

• 计算机组成是实现计算机体系结构所体现的属性（比如具体指令的实现，研究如何实现乘法指令）

系统复杂性管理方法

1.抽象：隐藏系统中不重要的环节

==2.3Y：1)层次化，将被设计的系统划分为多个模块或子模块、2）模块化：有明确定义的功能和接口、3）规则化：模块更容易被重用。

1.2 计算机的基本组成

冯诺依曼计算机的特点：

1.计算机由五大部分组成
2.指令和数据放在同等地位的存储器，可按地址寻访
3.指令和数据以二进制表示
4.指令由操作码和地址码组成
5.存储程序
6.以运算器为中心

存储器的基本组成

MAR：存储器地址寄存器，反映存储单元的个数。
MDR：存储器数据寄存器，反映存储字长。

• 存储器的基本组成：存储体->存储单元->存储元件，存储单元存放一串二进制代码。
• 存储字是存储单元中二进制代码的组合

运算器的基本组成及操作过程

控制器的基本结构

控制器的功能：解释指令，并保证指令的按序执行。

主机完成一条指令的过程

以取数指令为例：

1. PC把指令的地址送给MAR
2. MAR送给存储体
3. 在控制器的控制下存储体把存储单元中的取数指令送给MDR
4. MDR送给IR
5. OP（IR）送给CU进行分析指令
6. 在控制器的控制下把IR中的数的指令送给MAR，再从MAR给存储体取数，再把数给MDR，再把MDR给ACC。
   

1.3 计算机硬件的主要技术指标

1. 机器字长：CPU一次能处理数据的维数与CPU中的寄存器位数有关
2. 运算速度：1)主频、2)核数，每个核支持的线程数、3)吉普森法、4）CPI，执行一条指令所需时钟周期数、5）MIPS 每秒执行百万条指令、6）FLOPS 每秒浮点运算次数、7）经验法，比如测试一个机子执行i++10万次的速度。
3. 存储容量：存放二进制的总位数，一般有主存容量和辅存容量，主存容量为存储单元个数 X 存储字长，还可以用字节数来表示。

3.1 总线的基本概念

总线是各个部件共享的传输介质
总线上的信息传送有两种：串行和并行
总线结构的计算机举例：1.单总线结构。2.面向CPU的双总线结构框图3.以存储器为中心的双总线结构。

3.2 总线的分类

• 片内总线：芯片内部的总线
• 系统总线：计算机各部件直接的信息传输线，又可分为：1.数据总线（双向，与机器字长、存储字长有关）、2.地址总线（单向，与存储地址、I/O地址有关）、3.控制总线（有出 有入）
• 通信总线：用于计算机系统之间或计算机系统与其他系统之间的通信，传输方式还是串行和并行。

3.3 总线特性及性能指标

总线物理实现

总线特性

1. 机械特性：尺寸、性状、管脚数、排列顺序
2. 电气特性：传输方向和有效的电平范围
3. 功能特性：每根传输线的功能：地址、数据、控制
4. 时间特性：信号的时序问题

总线的性能指标

1. 总线宽度：数据线的根数
2. 标准传输率：每秒传输的最大字节数（MBps）
3. 时钟同步/异步
4. 总线复用：地址线 与 数据线 复用
5. 信号线数：地址线、数据线、控制线数的总和
6. 总线控制方式
7. 其他指标：比如负载能力

总线标准

3.4 总线结构

• 单总线结构

• 多总线结构：1.双总线机构、2.三总线结构、3.三总线结构、4.四总线结构、

• 总线结构举例：1.传统微型机总线结构、2.VL-BUS局部总线结构、3.PCI总线结构、4.多层PCI总线结构

3.5 总线控制

总线判优控制

• 链式查询方式（好理解，忘了搜搜或者看看书）

总线通信控制

总线通信的四种方式

同步、异步、半同步通信的特点：在一个总线传输周期内（以输入为例）主模块发地址、命令（占用总线）、从模块准备数据（不占用总线）、从模块向主模块发送数据（占用总线）
对于分离式通信，就是充分挖掘系统总线每个瞬间的潜力

分离式通信特点：1.各模块有权申请占用总线2.采用同步方式通信，不等对方回答3.各模块准备数据时，不占用总线4.总线被占用时，无空闲

4.1 概述

存储器分类

• 按存储介质分类：1.半导体存储器 TTL、MOS。 2.磁表面存储器：磁头、载磁体。3.磁芯存储器 硬磁材料、环状元件。4.光盘存储器。
• 除了半导体存储器是易失的，其他都是非易失的。
• 按存储方式分类：存取时间与物理地址无关为随机访问，有关为串行访问。

4.2 主存储器

• 主存容量：主存存放二进制代码的总位数

半导体芯片简介

基本结构

包括了译码驱动、存储矩阵、读写电路。地址线和数据线决定了芯片容量；半导体芯片的片选线一般有两种，CS,CE，芯片选择或者芯片使能芯片。

译码驱动方式：线选法和重合法。

随机存取存储器

静态RAM和动态RAM

• 动态RAM刷新：刷新与行地址有关：1.集中刷新（存取中心0.5us）2.分散周期（存取周期为1us）
• DRAM一般为主存，SRAM为辅存

只读存储器（ROM）

1.掩模ROM（MROM）
2.PROM（一次性编程）
3.EPROM(多次性编程）
4.EEPROM（多次性编程）
5.Flash Memory（闪速型存储器）

存储器容量的扩展

• 位扩展、字扩展、同时扩展

存储器与CPU的连接

• 地址线的连接
• 数据线的连接
• 读/写命令线的连接
• 片选线的连接
• 合理选择存储芯片
• 其他 时序、负载

存储器的校验

编码的检测能力与纠错能力和任意两组合法代码之间二进制位的最小差异数有关

• 编码的最小距离：任意两组合法代码之间二进制位数的最小差异，L-1=D+C：L是编码的最小距离，也叫汉明距离。D是检测错误的位数，C是纠错的位数。
• 汉明码采用奇偶校验和分组校验，并且汉明码的分组是一种非划分方式

汉明码的组成

汉明码的三要素 ，n为位数，k为检测位位数

提高访存速度的措施

• 采用高速器件
• 采用层次结构Cache-主存
• 调整主存结构

单体多字系统

可以增加存储器的带宽，缺点，改一个很多都改变；读一个也会读取其他连续存取的数据

多体并行系统

• 高位交叉 顺序编址
• 低位交叉 各个体轮流编址，特点：在不改变存取周期的前提下，增加存储器的带宽

高性能存储芯片

• SDRAM（同步DRAM）：CPU无须等待
• RDRAM：解决存储器带宽问题
• 带Cache的DRAM

4.3 高速缓冲寄存器（听的不认真）

• Cache命中率与Cache的容量和块长有关
• 效率e与命中率有关：e=访问Cache的时间/平均访问时间 * 100%
• Cache写操作：Cache和主存的一致性：写直达法和写回法：写直达法是写操作时数据即写入Cache也写入主存，写操作时间就是写入主存的时间，写回法是只写入Cache中
• Cache的改进：1.增加Cache的级数。2.统一缓存和分立缓存
• Cache主存的地址映射：1.直接映射。2.全相联映射。3.组相联映射。

4.4 辅助存储器

• 特点：不直接与CPU交换信息。
• 磁表面存储器的技术指标：
• 
• 硬磁盘存储器：类型可分为固定磁头和移动磁头，或者按照可换盘和固定盘分类。
• 硬磁盘存储器结构：主机到磁盘控制器到磁盘驱动器到盘片。
• 光盘存储器。

5.1 概述

输入输出系统的组成

1.I/O软件

• IO指令：CPU指令的一部分，由操作码、命令码、设备码组成
• 通道指令：通道自身的指令，指出数组的首地址、传送字数、操作命令

2.I/O硬件

• 输入输出设备、输入输出的I/O接口

I/O设备和主机之间的联系方式

1.I/O设备编址方式

• 统一编址，此时CPU可直接用取数、存数指令对I/O接口操作
• 不统一编址，有专门的I/O指令

2.设备选址

• 用设备选择电路识别是否被选中

3.传送方式

串行和并行

4.联络方式

• 立即响应
• 异步工作采用应答信号（并行和串行）
• 同步工作采用同步时标

5.I/O设备与主机的连接方式

• 辐射式连接（分散式）
• 总线连接

I/O设备与主机信息传送的控制方式

• 程序查询方式
• 程序中断方式：CPU和I/O部分的并行工作
• DMA方式：主存和I/O之间有一条直接数据通道，不中断现行程序，周期挪用（周期窃取）

5.2 I/O设备（外部设备）

• 大致分三类：人机交互设备、计算机信息存储设备、机机通信设备

5.3 I/O接口

为什么要设置接口（接口的功能？）

1. 实现设备的选择
2. 实现数据缓冲达到速度匹配
3. 实现数据串-并格式转换
4. 实现电平转换
5. 传送控制命令
6. 反映设备的状态

接口的功能和组成

1. 总线连接方式的I/O接口电路：1.设备选择线。2.数据线。3.命令线。4.状态线。
   
   左边的功能由右边的组成来实现。

I/O接口的基本组成

中断服务程序的流程

2. 保护现场
3. 中断服务
4. 恢复现场
5. 中断返回
   单重中断不允许中断嵌套，多重中断允许中断嵌套。

5.6 DMA方式

DMA与主存交换数据的三种方式

• 1.停止CPU访问主存：控制简单、CPU处于不工作状态或保持状态，未充分发挥CPU对主存的利用率