libero开发教程——自带ip仿真

于 2023-12-05 16:08:07 发布
阅读量393 收藏 6
点赞数
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34047965/article/details/134809611
版权

以i2c为例，先在ip catelog找到i2c的ip，如下图所示，documentation里面是ip的相关pdf文档，包含ip框图和输入输出信号介绍等信息。

06d2cb8705754f2f9cf92b07f6bd991b.jpg

 ip的配置根据需求填写（我全默认了）

此时在testbench选择user，就会生成配套的ip仿真文件

d104c12bbf204026b89259502aa74d3f.jpg

单机ok就ok！ 

ip生成之后紧接着来到design flow找到下图中的选项右键选择 stimulus file

5c9a11fea51d4d879253d5d50c960a54.jpg

 来到这个界面之后，选中刚才生成ip的仿真文件，单击add加入进来。

f25fd81443ae44d69a28de32d741c275.jpg

 如下图所示

f328bf597e5c49df959a5c852a106c19.jpg

 单击ok回到design flow界面双击仿真即可

bee63863bcca4f2194c3e428cb1c6050.jpg

 仿真如图所示：

6d73c75f8cae4c1798a75471a816994b.jpg

大功告成！

小丘的皮卡智
关注
  • 0
    点赞
  • 踩
  • 6
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
基于Libero的数字逻辑设计仿真实验
03-26
基于Libero的数字逻辑设计仿真及验证实验Verilog代码及其测试平台设计代码
libero soc 11.9 modelsim仿真
cw0617的博客
11-20 2696
只是记录一个仿真过程 首先建立一个工程，简单的分频程序 点击图片处新建一个testbench 定义testbench名字随意。由于用的16M时钟，所以62.5ns。ok
Libero使用教程（新建，仿真，下载）
qq_50027598的博客
05-06 5763
入了电子行业，少不了和FPGA打交道，但市面上主要有两种具体应该说是两家公司的FPGA的芯片，他们的程序烧录分别有不同的软件支持，互相老死不相往来，今天这个就是介绍libero，由于网络上太少关于此的教程和资源了，好不容易找到一个还TM收钱，我实在看不下去了，因此出一期相关的免费教程，请大家多多关注我，有什么问题评论区交流，回复不及时但一定会回，。废话不哆嗦，下面开始正题。
libero soc 11.9 UART IP核测试
cw0617的博客
11-23 1658
1、创建IP核，使能TX FIFO。使能FIFO使得发送的数据可以一次性都传给TX，TX慢慢发送。后面会有仿真波形说明。 2、发送测试程序 我使用的16M时钟。想要测试波特率100K。则16000000/（16*1000000）-1=9; 所以BAUD_VAL=9；测试程序如下。 module TESTUART ( CLK_16M, RST_N, TX, RX, DATA_OUT, WEN, OEN ); input CLK_16M; input RST_N; output
LiberoIP核使用——CoreSPI
qq_1096217361的博客
08-30 3457
假设IP核模式为Motorola Mode 0 Version 5.2 IP核基本功能： APB接口和APB总线通信，串行接口和外围设备通信。APB总线通过此IP核完成对spi外围设备的读写。 IP核接口描述： 寄存器地址映射： SPI接口时序： （1）单帧 每一帧发送的bit数由IP核参数CFG_FRAME_SIZ...
Libero_Soc使用在线逻辑仿真仪操作步骤.docx
08-03
本篇文章主要讲述了如何新建synplify工程，设置抓取时钟及采样信号，并讲解了如何利用libero soc进行下板验证，这是本人学习的一些总结，欢迎需要学习的小伙伴们下载呀。
Libero Soc集成开发环境使用教程
03-31
详细介绍了Libero Soc集成开发环境的使用，图文并茂，文档上有详细的注释，对初学者来说非常使用，适合FPGA开发初学者入门！
Actel Libero开发教程
07-27
Actel Libero IDE Quick Start Guide Tutorial .pdf Actel ModelSim Simulation Frequently ...Libero集成开发环境使用教程.pdf Mentor Graphics ModelSim User's Manual Software v6.3g .pdf Synplify工具使用指南.pdf
Libero集成开发环境使用教程
09-19
有志于在数字电路设计方面发展的朋友的好教程
Libero_SoC集成开发环境使用教程
09-17
Libero_SoC集成开发环境使用教程pdf
Libero使用教程
10-23
actel公司的FPGA开发环境,fpga制造生产商除xilinx跟altera公司之外的一大公司,他们的开发工具同样很强大,他的IP核做的不错
Libero开发流程基础
06-22
本文档主要讲解了FPGA的原理，并讲解了ACTEL公司的FPGA开发所使用的集成开发环境libero进行FPGA开发设计的过程和软件使用。
Microsemi Libero使用技巧7——离线安装IP Core
whik1194的博客
04-14 4076
文章目录离线下载IP Core离线安装IP Core 系列教程：Microsemi Libero系列教程 离线下载IP Core 如果你的Libero软件不能联网自动获取最新版的IP Core，或者是某些IP Core搜索不到，可以尝试离线安装IP Core对应的CPZ文件。 主要包括以下三种，离线下载链接： Firmware Core http://www.actel-ip.com/cwps/d...
IP核——FIFO
djue7752的博客
01-04 888
一、Quartus 1.打开Quartus ii，点击Tools---MegaWizard Plug-In Manager 2.弹出创建页面，选择Creat a new custom megafunction variation，点Next 3.选择IP核，可以直接搜索fifo，选择fifo，右上方选择器件型号，语言选成Verilog，再填写一下路径名字，点Next，后面就是参...
Microsemi Libero系列教程（五）——ModelSim的使用
whik1194的博客
04-15 6840
文章目录关于ModelSim新建HDL源文件新建Testbench文件使用Modelim仿真 系列教程：Microsemi Libero系列教程 关于ModelSim Mentor公司的ModelSim是业界最优秀的HDL语言仿真软件，它能提供友好的仿真环境，是业界唯一的单内核支持VHDL和Verilog混合仿真的仿真器。它采用直接优化的编译技术、Tcl/Tk技术、和单一内核仿真技术，编译仿真速...
libero开发流程（1）
qq_34047965的博客
10-23 531
黑体加粗的synthesize是综合仿真，hdl代码写完之后直接点击这一步即可，写完sim文件之后再点击上面的那个前仿真simulate进行功能仿真。simulation:里面存放的是libero联合modelsim仿真用的文件，包括.do文件(run.do, wave.do)等。synthesis:存放工程在编译综合生成的各种文件包括report，map，timming文件等。下面紧跟着的simulate是前仿真功能，功能仿真。如图设置文件名，只需要给libero找一个大目录，它会自己生成各类文件夹。
如何使用ModelSim作前仿真與後仿真? (SOC) (Quartus II) (ModelSim)
HIFU专栏
12-18 2263
Abstract本文介紹使用ModelSim做前仿真，並搭配Quartus II與ModelSim作後仿真。Introduction使用環境：Quartus II 8.1 + ModelSim-Altera 6.3g由於FPGA可重複編程，所以不少開發人員就不寫testbench，直接使用Quartus II的programmer燒進開發板看結果，或者使用Quartus II自帶的Wave
Libero设计流程
海恩的博客
04-30 2098
HDL源文件 // 3217005109_BasGate.v module gates_1(A,B,Y1,Y2,Y3,Y4,Y5); input A,B; output Y1,Y2,Y3,Y4,Y5; assign Y1=A&B; //为输出信号赋值；可以使用三目运算符：y = (s == 0) ? a : b; s为0时y=a,否则y=...
【原创】Libero v9.1下使用testbench_Detective_ALong_新浪博客
a412841321的专栏
01-23 1052
1、在SmartDesign中新建HDL Stimulus File , 取名testbench.v（尽量使用这个名字）。在Design Explorer->User Files->Stimulus Files中会发现这个文件。 2、以一下格式编写testbench： `timescale 1 ns/ 1 ns module testbench; 测试变量... 待测...
libero soc集成开发环境使用教程
最新发布
02-07
Libero SoC集成开发环境是Microchip公司推出的一款全面的FPGA设计工具。下面是使用Libero SoC集成开发环境的简要教程。 首先，要确保你的计算机上已安装了最新版的Libero SoC软件。然后，打开Libero SoC，创建一个新的项目。在新项目向导中，选择你要使用的FPGA器件，并设置项目名称和保存路径。 接着，选择要使用的设计方法，比如基于Microsemi的SmartFusion2或IGLOO2 FPGA。然后在设计中添加你的IP核、约束文件和其他必要的文件。接下来，进行建模并编译你的设计。 一旦编译完成，你可以使用Libero SoC的调试功能来验证你的设计。你可以利用逻辑分析仪或信号探测器来分析并调试你的设计。除了这些调试工具，Libero SoC还提供了许多其他实用的功能，比如时序约束编辑器和时序分析工具。 最后，当你对你的设计满意时，你可以使用Libero SoC生成程序文件，比如比特流文件或配置文件。这些文件可以用来配置你的目标FPGA器件，使你的设计得以实现。 总的来说，Libero SoC集成开发环境是一款功能齐全的FPGA设计工具，它提供了许多实用的功能来帮助工程师设计、调试和验证他们的FPGA设计。希望这个简要教程能够帮助你更好地使用Libero SoC集成开发环境。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值