libero开发流程（1）

libero开发流程

开题:近日需要使用microsemi公司的eda软件libero进行开发，由于第一次用且新人且网上没教程且各种原因……决定一边学习一边记录过程。因为个人能力原因，可能有诸多问题我没有发现，欢迎大家的批评和指点！

1.新建工程文件

libero不需要自己设定文件夹整理存放对应的rtl,sim,ip等文件。

直接打开libero软件，project - new project新建

 

 如图设置文件名，只需要给libero找一个大目录，它会自己生成各类文件夹。

点击next下一步

 在这里选择microsemi的板卡跟其他平台都一样

点击next下一页是选择电平标准的看自己需求

其他的一路next结束，finish。这样就新建成功了，可以看看文件夹目录

 libero会自动生成这些文件夹。分别包括的内容

component:用到的ip

constraint:跟io有关，暂时没用到

designer:存放bit流文件

hdl:存放自己编写的rtl.v源文件

simulation:里面存放的是libero联合modelsim仿真用的文件，包括.do文件(run.do, wave.do)等。

smartgen:ip的work文件，暂时没用过还不太清楚

simulus:存放自己编写的仿真sim.v文件

synthesis:存放工程在编译综合生成的各种文件包括report，map，timming文件等

tooldata:不知道是啥

.prjx:是刚才生成libero的工程文件

2.设计流程

create design模块

可以创建或者添加create HDL的.v源文件或者testbench仿真文件。

下面紧跟着的simulate是前仿真功能，功能仿真。一般在源文件代码写完之后就会用到。

黑体加粗的synthesize是综合仿真，hdl代码写完之后直接点击这一步即可，写完sim文件之后再点击上面的那个前仿真simulate进行功能仿真。

注意事项:

如果是把其他地方的.v文件加入工程的话需要在design hierarchy模块点击一下build hierarchy把文件添加进来。如下图