System Verilog调度机制详解

前段时间因为工作需要对sv调度机制进行了重新学习，查阅很多资料，发现解释的并不清楚，特整理如下。

调度机制在Verilog语言就已经引入，相较于Verilog，SV新增了observed域与reactive域。目的：之所以引入调度机制是为了确保DUT与验证环境之间事件发生的顺序确定，避免两者间的竞争，确保采样数据的稳定性。

如图1，在SV调度机制中，一个**时间片(time-slot)**可主要细分为下面几个域，基于相关事件触发依次进入相关域中执行对应操作（在sv官方文档中一个时间片中被详细划分17个域，此处只解释主要的几个区域）。

先聊一下对时间片的理解，时间片是操作系统为实现并发为每个进程分配的一小段运行时间，时间片轮询机制实现了多个进程表面上的并行运行，也就是说一个时间片内会运行一个进程；此处的时间片与操作系统中的时间片本质上是一样的，只不过在一个时间片中引入了sv特有的调度机制来顺序执行软硬件部分不同的进程，而这个执行顺序是基于事件来触发跳转的。

那么sv中的时间片是在何时开始执行的？由于大多数的DUT及验证平台是在时钟上升沿时进行驱动执行的，因此笔者认为可将时钟上升沿作为sv时间片运行的起点，每个时钟上升沿时启动一个时间片；若系统是DDR的，那么在时钟上升沿与下降沿都会启动一个时间片。

图1 SV调度机制流程图

preponed:从上一个Ts(时间片，