（完结项目）fpga采集双路CCD摄像头1000帧图像上传到上位机显示

已于 2022-04-21 13:24:17 修改
阅读量2k 收藏 11
点赞数 2
分类专栏： fpga_ccd_68013 文章标签： fpga开发 c++
于 2022-04-16 22:08:37 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34336793/article/details/124221420
版权

基于FPGA飓风4代的线阵CCD实时图像采集系统 系统采用线阵CCD TCD2252D作为图像传感器,使用CCD专用信号处理芯片AD9822（14bit）处理CCD传输过来的信号数据，将数据存在SDRAM乒乓操作实现同步收发数据,利用usb68013作为usb传输芯片接口。经过实验室不完全屏蔽测试，采集10000帧噪声影响最大为0.6mv

watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5bCP6YO954ix5ZCD5bCP5qmY5a2Q,size_20,color_FFFFFF,t_70,g_se,x_16

watermark,type_d3F5LXplbmhlaQ,shadow_50,text_Q1NETiBA5bCP6YO954ix5ZCD5bCP5qmY5a2Q,size_20,color_FFFFFF,t_70,g_se,x_16

话不多说直接上图，示波器采的是原样的数据，而上位机显示的是已经采集好并且解析出来的。

整个工作流程是这样的， Fpga通过一定的时序采集CCD的图像，将其暂存在sdram中，在一幅图像前面插入流水号和帧头，上位机通过USB2.0接收板卡上面的数据，并且经过校验流水号和帧头无误后，将图像数据显示出来。

暂时由于硬件受限做到1秒采集1000帧（已经达到美国某科研实验室他们仪器的水平），噪声波动比较小，0.5毫伏级别，可通过上位机在线设置采集频率

硬件成本只要500多块钱，比某实验室的仪器卖5w便宜多了

心酸的fpga调试过程经验总结：仿真一定要做好，其中设置的参数一定要有串口和指示灯来看，通过串口要可进行设置，不然工程大了一遍又一遍编译费时间还不容易找到问题。

心酸的调试数据问题数据总结：

1毛刺问题：环境干扰， AD的程序不对，线的干扰，板子上的干扰，ad输入电容击穿，杜邦线传输效率没那么高， USB线干扰，上位机程序没写对，调试时候的焊锡多拖动了一点

2突然之间数据饱和的问题：同毛刺问题一样

小都爱吃小橘子
关注
  • 2
    点赞
  • 踩
  • 11
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 8
    评论
专栏目录
线阵CCD FPGA CCD测量 直径测量 FPGA代码 CCD光学传感器 TCD1501
GYLiuRX的博客
11-01 275
在实际应用中，线阵CCD测量技术可以满足各种领域的测量需求，具有广阔的应用前景。线阵CCD FPGA CCD测量 直径测量 FPGA代码 CCD光学传感器 TCD1501，自制USB接口线阵CCD驱动板及核心控制电路板四层单板，包括FPGA线阵CCD驱动程序&STM32单片机程序，做CCD直径测量用的（直径测量范围30mm，像元尺寸7um，像元数5000），线阵CCD型号为东芝TCD1501D，开发资料售有相关驱动程序（上位机图像数据接收软件）和电路原理图、PCB，目前只有资料。一、线阵CCD测量技术。
基于FPGA的彩色线阵CCD图像采集系统设计_郑明武.caj
03-20
随着科学技术的不断发展,工业生产也逐渐由人力向机器自动化转变。机器视觉检测系统作为工业自动化领域的重要分支之一,其结构可分为图像采集系统以及机械系统。其中图像采集系统所采集到的图像质量会直接影响着检测的效率与质量,目前国外在这个方面的研究较多,国内在这些方面的研究和国外相比还有一定的差距。为了提升图像采集系统的应用范围以及精确度,本课题设计了以FPGA为控制核心的图像采集系统。本实验室原有的图像采集系统多针对非接触式测量设计,且采用的都是黑白线阵CCD,因而在扫描方面的使用范围上就有诸多的限制。故本文的目的是设计一种以彩色线阵CCD作为图像传感器的图像采集系统。该系统不仅能应用于非接触式测量,还能用于诸多的扫描检测场景中。在系统设计过程中,首先设计了系统的整体方案,并将整个系统划分为图像采集模块、数模转换模块、主控模块、电源模块以及数据输出模块。在分析每个模块的具体需求的基础上,对主要芯片进行了选型,如采用TCD2252D作为图像传感器,AD9822作为AD转换芯片,EP4CE6E22C8N作为主控芯片。此后,根据元器件的特性以及电路原理对各个模块的具体电路进行了设计,并根据PCB的设计原则以及元器件的封装信息设计并制作了系统的电路板。软件方面,在Quartus II环境下,使用Verilog HDL语言编写了CCD驱动、AD驱动、AD配置,并对FIFO进行了配置,使用modelsim对系统软件进行了仿真调试。通过硬件及软件的设计,基本完成了图像采集系统的设计。将系统软件下载到电路板中,用示波器观察到了稳定的输出信号,说明本系统的软硬件设计无误,系统能够稳定的工作,达到了设计目的。
基于FPGA的线阵CCD图像采集与显示系统设计
10-16
色选机广泛应用于工农业产品检测中，其设计技术涉及图像采集、处理与显示，常见的设计方案为FPGA+DSP/ARM+PC。该方案结构复杂，成本高昂。设计了一种在FPGA中实现线阵CCD图像信号采集并显示的系统。添加图像处理算法后，色选机的主要设计技术将被集成在一片FPGA芯片中。详细阐述了图像采集与显示的逻辑设计，并通过软硬件调试验证了设计的正确性。该系统结构简单、成本低廉，经过适当移植，可应用于安检、医疗影像等领域。
基于FPGA的线阵CCD图像采集与显示系统设计-论文
05-18
基于FPGA的线阵CCD图像采集与显示系统设计
（完结项目-后续）fpga采集双路CCD摄像头1000帧图像上传到上位机显示
qq_34336793的博客
03-26 136
me还有3个月研究生毕业，前两天刚刚预答辩完成，吓得我一身冷汗，发烧了，身体坏了，我的fpga-ccd居然还好好的哈哈哈哈哈，有人问我毕业哪里入职，培养祖国的花朵去了，这不是左边一株郁金香开了，水培的只开了一点，哈哈。给我研一lrc师弟了，师弟在做高电压运放项目（从我手上干了一半接手的），真好啊，现在仪器比我2年前牛逼多了，当时哭爹喊娘啥都没有（cnm）。还不错，只丢了4帧，工位变了，电脑新增了，郁金香开了，开始养生了，记录一下我的生活吧，要问原来工位干啥了，请看下图。这是我做的卡，贼强悍。
基于FPGA的线阵CCD图像采集与处理系统设计
03-20
常见色选机CCD图像采集与处理系统采用FPGA图像采集加CPU/DSP软件串行处理图像方案。本文针对该方案系统复杂、处理速度不能满足高实时性要求等缺点,提出将线阵CCD数字图像采集与图像处理集成在同一块现场可编程门阵列(Field Programmable Gate Array,FPGA)芯片上的方案。该方案简化了CCD图像采集与处理系统,利用硬件描述语言实现的色选算法,因其具有的并行特点,处理速度更快,能够满足更高实时性需求。本文首先设计制作了线阵CCD图像采集与处理系统硬件电路平台。经调试,硬件电路板正常运行。其次,本文完成了线阵CCD数字图像采集模块FPGA逻辑设计。利用Verilog HDL硬件描述语言在FPGA片内实现数字电路,驱动线阵CCD图像传感器及其专用模数转换器,采集被拍摄物体数字图像信号。通过在线实时调试,验证了采集模块逻辑设计的正确性。再次,本文完成了线阵CCD数字图像缓存与显示逻辑设计。设计SDRAM控制器实现图像缓存。设计VGA显示控制器实现线阵图像显示。经试验调试,验证了图像缓存与显示模块逻辑设计的正确性。最后,本文完成了线阵CCD数字图像中值滤波和色选算法逻辑设计。利用硬件描述语言实现中值滤波器。根据油茶果颜色特征相关研究结果,在FPGA片内实现油茶果色选算法。经仿真验证,准确识别出油茶果的内壳、外壳和籽,达到了预期的设计目标。从试验调试、仿真验证结果可以得到以下的结论:(1)基本实现了课题中油茶果色选机对图像采集和图像处理、识别的设计目标。(2)验证了在同一片FPGA芯片内实现线阵CCD图像采集和油茶果色选图像处理算法方案的可行性。(3)利用Verilog HDL硬件实现图像处理算法,相比基于CPU/DSP等平台软件实现图像处理算法,在处理速度上有较大优势。
（六）CCD传感器1000帧fpga-68013-usb2.0传输：上位机MFC的c++部分
qq_34336793的博客
03-26 1167
我是在cypress例程上改的，具体加入了下发数据和解析上传的数据 图中圈出来的地方是对应的显示操作的地方 以下是按了start后，就这样下发AAAA的数据后跟着frame_number这个从界面输入的数据程序 if (n != 0) { USBDevice->Open(DeviceIndex); OutEndpt = USBDevice->EndPoints[m_OutEndptComBox.GetItemData(m_...
双目摄像头的帧同步输入fsync信号_数字信号处理（三）：Xilinx FFT IP核详解（二）...
weixin_39756416的博客
11-26 783
引言：本文我们继续介绍Xilinx FFT IP核，主要对IP核的接口进行详细说明，并对IP核信号各个通道接口数据格式进行详细介绍，方便我们进行FPGA软件设计。本文介绍以下接口信号：时钟信号复位信号事件信号AXI4-Stream信号1.时钟信号aclk（时钟信号）IP核采用单时钟操作，即aclk，所有输入输出接口及内部逻辑都受这个时钟控制。该时钟的最高频率在软件设计时是有限制的。基于不同的器件家...
基于 FPGA 的线阵 CCD 实时图像采集系统
qq_53309397的博客
11-10 516
（3 ）state2 ： 判 断 FIFO “ 满 ” 标 志 FLAGB 的 状 态 ， 如 果 为 假 ， 即 FIFO 不 满 ， 则。A/D 转 换 ，同时用 USB 接 口芯片完成 CCD 数 据的传输 ，最后在上位机显示采集的图像数据。针 ， 然 后 转 向 状 态 state4；集 系 统 [J]. 计 算 机 技 术 与 发 展 ，2012 （8 ） ：205-207 ，212.[3] 黄 涛 ， 廖 胜 ， 韩 维 强 . 基 于 AD9978A 双 通 道 的 CCD 相 机。
全功能智能车之CCD初步实现并发送数据到上位机(第十二篇)
挖到尽头
11-28 4697
全功能智能车之CCD初步实现并发送数据到上位机 这其中的上位机是PC端的上位机程序，用的是红树伟业的电脑上位机软件 代码说明： CCD初始化 void CCD_init(void) {     RCC->APB2ENR|=1     GPIOA->CRL&=0XFFF00FF; //PA2 CLK PA3 SI     GPIOA->CRL|=0XFFF33FF; //PA2 CL
多目相机同步拍照四目相机同步拍照设计方案（多个SENSOR+FPGA+DDR+千兆网）
feidouqwer的专栏
12-18 5037
多摄像拍照 多目相机 同步拍照 工业相机 千兆网工业相机
FPGA驱动摄像头采集图像实现LCD显示
05-18
实现基于FPGA的图像采集，并实现LCD显示，像素采集为500万
FPGA设计实现OV5640 摄像头采集数据VGA显示输出Verilog设计逻辑Quartus工程源码文件.zip
03-16
FPGA设计实现OV5640 摄像头采集数据VGA显示输出Verilog设计逻辑Quartus工程源码文件，FPGA型号Cyclone4E系列中的EP4CE10F17C8，Quartus版本18.0。 module ov5640_rgb565_1024x768_vga( input sys_clk , //系统时钟 input sys_rst_n , //系统复位，低电平有效 //摄像头接口 input cam_pclk , //cmos 数据像素时钟 input cam_vsync , //cmos 场同步信号 input cam_href , //cmos 行同步信号 input [7:0] cam_data , //cmos 数据 output cam_rst_n , //cmos 复位信号，低电平有效 output cam_pwdn , //cmos 电源休眠模式选择信号 output cam_scl , //cmos SCCB_SCL线 inout cam_sda , //cmos SCCB_SDA线 //SDRAM接口 output sdram_clk , //SDRAM 时钟 output sdram_cke , //SDRAM 时钟有效 output sdram_cs_n , //SDRAM 片选 output sdram_ras_n , //SDRAM 行有效 output sdram_cas_n , //SDRAM 列有效 output sdram_we_n , //SDRAM 写有效 output [1:0] sdram_ba , //SDRAM Bank地址 output [1:0] sdram_dqm , //SDRAM 数据掩码 output [12:0] sdram_addr , //SDRAM 地址 inout [15:0] sdram_data , //SDRAM 数据 //VGA接口 output vga_hs , //行同步信号 output vga_vs , //场同步信号 output [15:0] vga_rgb //红绿蓝三原色输出 ); //parameter define parameter SLAVE_ADDR = 7'h3c ; //OV5640的器件地址7'h3c parameter BIT_CTRL = 1'b1 ; //OV5640的字节地址为16位 0:8位 1:16位 parameter CLK_FREQ = 26'd65_000_000; //i2c_dri模块的驱动时钟频率 65MHz parameter I2C_FREQ = 18'd250_000 ; //I2C的SCL时钟频率,不超过400KHz parameter CMOS_H_PIXEL = 24'd1024 ; //CMOS水平方向像素个数,用于设置SDRAM缓存大小 parameter CMOS_V_PIXEL = 24'd768 ; //CMOS垂直方向像素个数,用于设置SDRAM缓存大小 //wire define wire clk_100m ; //100mhz时钟,SDRAM操作时钟 wire clk_100m_shift ; //100mhz时
一种基于FPGA和ARM的线阵CCD图像采集系统设计-论文
05-18
一种基于FPGA和ARM的线阵CCD图像采集系统设计
OV5640摄像头采集数据以太网传输PC1080p显示Cyclone 10LP FPGA设计Verilog逻辑源码quartus
11-02
OV5640摄像头采集数据后通过以太网传输PC1080p显示Cyclone 10LP FPGA设计Verilog逻辑例程源码quartus工程文件 //以太网图像行号编号逻辑 Camera_ETH_Formator Camera_ETH_Formator( .Rst_n(Init_Done), .PCLK...
电机控制原理
最新发布
yzf060109的专栏
05-03 297
控制输送到电机的功率的 PWM 信号是根据该同步时钟生成的。这种同步可确保 ADC 在相对于 PWM 信号的最佳时间（通常是在 PWM 既不完全开启也不完全关闭的点）对电流进行采样，以获得准确的电流。PLL 确保以相对于 PWM 信号一致的间隔进行测量，使控制算法能够根据状态变量的变化精确修改 PWM 占空比，从而确保最佳电机性能。电机控制中的一些主要关键任务包括传感器数据采集、通过 PWM 信号生成执行控制算法、故障检测和处理、紧急停止和安全功能、与其他系统组件的实时通信以及与外部系统的同步。
Xinlinx FPGA如何降低Block RAM的功耗
qq_43433724的博客
04-29 490
FPGA中降低Block RAM的功耗有两种方式，分别是选择合适的以及。我们知道对于采用IP核生成对应的RAM时，会有最小面积算法、低功耗算法以及固定原语，但是采用最小功耗算法有时由于级联长度导致无法实现，我们可以通过综合选项得到一个折中的效果，下面将具体介绍。
FPGA -手写异步FIFO
博客
04-28 1094
在处理跨时钟域时，转换为格雷码处理。
[HDLBits] Tb/clock
烧烤团子
05-02 339
【代码】[HDLBits] Tb/clock。
基于FPGA的ccd图像采集系统设计思路是什么样的？
03-26
基于FPGA的ccd图像采集系统设计思路如下： 1. 确定采集系统的需求和规格：确定采集图像的分辨率、帧率、颜色深度等，以及需要采集的图像种类和场景。 2. 选择合适的CCD传感器：根据采集系统的需求选择适合的CCD传感器，包括像素大小、灵敏度、响应速度等方面。 3. 设计FPGA芯片的图像采集模块：根据CCD传感器的输出信号特点，设计FPGA芯片的图像采集模块，包括AD转换、时序控制、数据收集等功能。 4. 实现FPGA芯片的图像处理模块：将图像采集模块采集到的原始数据，通过FPGA芯片内部的图像处理模块进行图像处理和优化，包括去噪、去伪影、对比度调整等。 5. 设计图像存储模块和接口：将处理后的图像通过存储模块存储到外部存储介质中，并设计相应的接口，以便在需要时方便地读取和使用。 6. 实现系统软件控制：通过与系统软件的配合，实现图像采集、处理、存储等功能的控制和调用，以及系统的错误检测和纠正等。 7. 进行系统调试和优化：对设计好的系统进行调试和优化，识别和解决可能存在的问题和缺陷，最终使整个系统能够满足预期的性能和功能要求。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 8
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小都爱吃小橘子

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值