如何用虹科AWG-4010系列串行数字码型发生器来表征数字逻辑

目录

介绍

虹科AWG-4010 SPG关键特性

A. 异步逻辑门传播延迟的测量

B. 异步逻辑门中同时切换的影响

结论

---

介绍

 本文档描述了如何使用虹科AWG-4010系列串行数字码型发生器来产生用于标准逻辑门电路和所有通用数字系统的测试和表征信号。虹科AWG-4010系列串行数字码型发生器简化了多级电平脉冲的产生，这得益于其脉冲和边沿整形相结合的特性，可以使其能够产生多级电平可编程的信号波形。

虹科AWG4010系列的产品输出幅值为12Vpp@50Ω（24Vpp开路状态），加上±6V（±12V开路状态）的模拟偏置，以及300MS/s的最大采样率，考虑以上特性，虹科的这款AWG4010系列产品在某些应用上可以作为Agilent 81110A系列产品的替代品。

关键问题:

•表征数字逻辑门电路和集成电路。

解决方案:

•虹科AWG-4012/4014/4018串行信号发生器

•Teledyne LeCroy WaveRunner 620Zi

结果:

•加速半导体器件可靠性和失效分析研究。

•减少数字逻辑门从建立到运行表征的时间。

虹科AWG-4010 SPG关键特性

高达4种逻辑电平

对于每个通道，除了逻辑“0”和“1”之外，还可以定义多达4个独立的电压电平来模拟三态缓冲器或当总线不驱动时的弱“0”信号。

  图1:电平设置的用户界面

边沿的定义

不同电平之间的每一个具体的转换均可由用户任意定义。您可以使用此功能来仿真RC瞬态边沿或添加一个正向的过冲。14位DAC分辨率和318 MHz模拟带宽为您提供良好的信号保真度。

幅度

虹科AWG-4018串行数字码型发生器可以达到12 Vpp@ 50Ω(开路24 Vpp)的输出电压；此外，它可以编程设置硬件偏置(称为基线偏移)，电压偏置范围位±6 V@50Ω(开路 ±12V)。

通过使用基线偏移量，仪器可以产生一个0 – 12V@50Ω(开路0 - 24V)的信号。

  图2：多电平模式

多仪器同步可达32通道

每个单元有8个独立的模拟通道，并且可以同步多达4个单元来构建一个32通道的系统。

良好的时间分辨率

由于DDS技术，通道之间的偏移能够控制在1ps的分辨率内。

信号产生模式

•连续生成:用户按下开始键开始生成信号，用户按下停止键结束生成信号。

•突发模式:仪器等待触发信号，触发后按设定次数生成信号。在突发模式结束后，仪器再次等待新的触发。

•调制:仪器支持AM, FM, PM, FSK或PSK调制来生成信号。

头部可选

缓存深度允许一个pattern的长度可以到2Mbits，但仪器可以选择总的pattern的初始部分产生一次，而其余的波形则重复生成多次。

直观的用户界面

用户界面允许您使用触摸屏和物理按键轻松地对仪器进行设置。如果您需要将仪器集成到自动测试台上，虹科AWG-4010系列数字码型发生器也可以利用SCPI命令实现外部控制器对仪器的控制。

图3：串行数字信号发生器用户界面

标准逻辑门

标准逻辑门是组成所有数字电路的基本逻辑单元。虽然现在数字应用的发展都是通过可编程IC实现的，如MCU (微型控制器)或PGA (可编程门阵列)，但当设计者需要一个不能直接在可编程IC中实现的功能时，或者如果应用程序不足以复杂到在电路板上涉及可编程IC时，离散门仍然有用武之地。在某些情况下，添加外部的逻辑门是很有必要的，可以用来实现一个可编程设备不支持的比特率，或者加一个电平转换器来实现不同电压标准的IC之间的通信，或者加一个多路复用器来增加MCU的引脚数量。

  图4：使用外部锁存器的地址/数字总线多路复用

有来自不同逻辑门类(TTL, CMOS, BiCMOS等)的许多类型的设备都具有相同的逻辑功能。

为了表征和测试它们，从最简单的如单门(NOT, NAND, NOR等)到更复杂的如多通道锁存器和计数器，信号源产生具有边沿成形、超调、幅度等特定特征的信号都是很有必要的。确实需要注意的是，数字信号并不是理想信号，但由于我们是在现实世界中，它们需要一点时间来进行切换，并可能受到超调的影响，所以正确的测试信号是可以让您测试一系列具体特性的模拟信号。

对于所有这些应用，虹科AWG-4010系列串行数字码型发生器都是完美的解决方案，因为您可以将数字模式与如边沿整形，振幅，噪声，模拟前端调制等模拟特性相结合。

在下一节中，我们将说明如何使用串行数字信号发生器生成数字测试所需的信号，作为示例，我们会举一个典型的应用案例。

A. 异步逻辑门传播延迟的测量

对于这个案例，我们将考虑一个3输入AND门，但是这个主题仍然适用于每种逻辑网络。

众所周知，与门的3个输入在逻辑上是等价的，但如传播延迟的模拟特性取决于内部架构。

                                                     图5：3输入与门符号和真值表

使用虹科AWG-4010系列串行数字信号发生器，您可以自定义被测门的每个输入信号的模拟特性，在通道之间独立设置电平和边沿整形。

下图中，你可以看到这个测试的连接:

•信号发生器的通道1,2,3连接到与门的输入。

•通道4连接到示波器作为参考。

•与门的输出连接到示波器。

•为简化电源，与门正确连接所需的接地和其他组件被省略。

              

 图6：设置异步逻辑门特性

现在让我们看看如何使用软件界面配置信号发生器。

1. 在“Carrier Data”对话框中，设置电平数为2，定义比特率，并选择“自定义模式”。

  图7：Carrier Data页面

2. 从“Transition Data”对话框中，定义边沿的形状；在这个案例中，我们设置为线性，定义上升/下降时间约为4ns。通过设置每个转换的电压级别来定义级别。

 图8：Transition Data页面

3. 定义pattern:

通道 1: 01111111

通道 2: 01111111

通道 3: 00011110

通道 4: 00011110

通道 5 – 8: 未使用

因为我们想计算第3个输入的传输延迟，输入1和2同时输入高电平，当它们稳定时，输入3产生上升沿，持续4个符号时间保持在高电平，然后产生下降沿。通道4的行为与通道3相同，它作为示波器的参考。

                                 图9:导入页面                                      图10:已编程模式的图像

4. 按下Run按钮并观察结果。

图11：示波器显示测试结果

在上面的示波器截图中，我们可以观察到逻辑门输出和SPG通道4之间的延迟。

注意:为了补偿电缆的延迟，可以调整通道4的初始延迟。这个设置对于描述输入3的输入到输出传播延迟很有用，但是通过改变Pattern，您也可以观察其他输入端的动作。

B. 异步逻辑门中同时切换的影响

使用异步逻辑时，研究两个或多个输入同时切换时逻辑门的动作是很有趣的。因此，从最初的设置开始，我们想测试如果输入1的电平很高而输入2的电平很低会发生什么。

现在我们载入以下信号:

Ch 1: 11000011

Ch 2: 00111100

Ch 3: 11111111

Ch 4 – 8: not used

 图12：已编程信号的图像

逻辑上，输出应该总是“0”，但是根据输入信号的边沿和被测逻辑门的内部结构，有可能在输出上看到一个尖峰。在下面的图片中，你可以看到，虽然输出应该总是“0”，但存在两个尖峰在输入切换处。

  图13：示波器显示测试结果

简单地，接下来我们将展示其他测试的示波器截屏图像，通过改变上升/下降时间和通道之间的偏移获得。

•1-2通道偏移：2ns

•上升/下降时间：4ns

  图14：示波器显示测试结果

正如你在上图中所看到的，当输入1切换到高电平时，在输出上添加一个偏移会出现一个尖峰。

• 1 – 2通道偏移: 0

• 通道1上升时间： 7 ns

• 通道1下降时间： 4 ns

• 通道2上升时间： 7 ns

• 通道2下降时间： 4 ns

  图15：示波器显示测试结果

正如你可以在上面的图片中看到的，这样设置后没有出现任何尖峰。

结论

虹科AWG-4010系列串行数据码型发生器为您提供了一套用于解决数字设备特性中最复杂的应用的测试工具。

仪器独特的特性，如多通道输出，高电压窗口，自定义和调制模式等，可以帮助工程师在测试他们的设备时更有信心;简洁易用的用户界面也能使您简化和加快最复杂的系统设置。