AXI学习-字节不变性，非对齐传输，BRESP/RRESP编码，从机Busy指示

于 2023-10-24 21:03:38 发布
阅读量765 收藏 2
点赞数
文章标签： 1024程序员节
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/qq_34926887/article/details/134020673
版权
  1. 字节不变性
  2. 非对齐传输
  3. BRESP/RRESP编码
  4. 从机Busy指示

字节不变性 Byte invariance

为了访问具有混合字节序的单个内存空间，AXI协议使用字节不变的字节顺序结构。

字节不变的字节序指的是对于任何多字节元素的数据结构：
• 该元素使用相同的连续字节存储在内存中，不考虑数据的字节序。
• 字节序决定了这些字节在内存中的顺序，即它决定了该元素的第一个字节是最高有效字节（MSB）还是最低有效字节（LSB）。
• 任何字节传输到地址都通过相同的数据通道线路传递8位数据到相同的地址位置，不考虑其所属的更大数据元素的字节序。

大小端示意图：

非对齐传输

AXI支持非对齐传输，即transfer的第一个字节的地址没有在32-bit 地址边界上。

主机可以：

  • 非对齐起始地址，使用低位地址线
  • 提供对齐地址，使用字节通道strobe 标识非对齐起始地址

BRESP/RRESP编码

从机Busy指示

不学习就会变笨
关注
  • 0
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
【ARM AMBA AXI 入门 14 -- AXI 窄位传输 | 非对齐传输| 大小端传输】
CodingCos的博客
11-20 1333
在 AXI 总线协议中，支持多种数据传输，包括窄位传输、非对齐传输和大小端传输。在设计 AXI 总线接口时，处理器的大小端模式需要和外设协商一致，或者设计转换逻辑来处理不同的大小端需求。例如，如果总线宽度是 64 位，但实际只需要传输 32 位的数据，这种情况下，可以进行窄位传输。非对齐传输是指数据的起始地址不是其数据宽度的整数倍。是一个按字节分布的位掩码，每一位对应数据总线上的一个字节。大小端指的是多字节值在内存中的排列顺序。假设有一个 64 位的 AXI 数据总线，希望只写入其中的 32 位。
【ARM AMBA AXI 入门 16 - AXI 写响应通道 BVALID | BREADY | BRESP 详细介绍】
CodingCos的博客
11-21 1305
当定实现了 写事务延迟功能， AWSNOOP 和 BRESP 必须定义足够的 bits 来满足各种情况的编码。该特性允许主设备（Master）指明一个写事务是否可以被推迟，这通常与系统的负载和带宽管理有关。这是一个主设备（Master）发出的信号，表示主设备已经准备好接收写响应。当主设备准备处理从设备发回的写响应时，它将。这是从设备发出的一个 2 位宽的信号，表示对之前写事务的响应状态。（写响应）信号是有效的。这是一个从设备（Slave）发出的信号，表明与当前写事务相关的。主设备在接收到响应后，必须根据。
ZYNQ-AXI总线通道与总线信号概述
Vuko_Coding Zone
04-21 1138
学习内容 本文主要介绍了AXI通道以及在每个通道下每个信号的概述。 AXI通道定义 简单回顾前文提到的AXI的通道定义，AXI协议是基于突发的，并定义了以下独立的传输通道: • read address • read data • write address • write data • write response 每个独立通道由一组信息信号、VALID信号和READY信号组成。用于提供双向握手机制。 VALID信号: 信息源端使用VALID信号来显示何时是有效地址；数据或控制信息是否在通道上可用。 RE
Axi：名词解释、乱序、间插、卷绕、窄带访问、非对齐访问、OST
qq_28284627的博客
10-18 7585
卷绕模式为burst=2的情况，包括awburst、arburst，每次进行猝发激励时会计算一个上边界地址和下边界地址（根据start_addr、number_byte、burst_len），每次猝发看地址在[下边界地址，上边界地址)之间，如果猝发地址等于上边界地址则会卷绕会下边界地址，以此类推，上下边界地址计算公式如下： 下边界地址：wrapaddr=(int(addr/(number_byte*burst_len))) *(number_byte*burst_len) 上边界地址：wrapaddr+(
AXI协议详解(10)-非对齐传输
zj907638274的博客
10-30 4542
本章介绍 AXI 协议如何处理未对齐的传输。
AXI 基础第 1 讲 - AXI 简介
塔克拉玛与大兴安岭的博客
04-10 1478
学习摘自FPGA开发圈 作者：Florent Werbrouck，Xilinx工程师 注意：本文来源于赛灵思中文社区论坛，如需转载，请写明出处作者及赛灵思论坛链接并发邮件至cncrc@xilinx.com，未经Xilinx及著作权人许可，禁止用作商业用途 引言 近来，几乎每个赛灵思 IP 都使用 AXI 接口。Zynq®、Zynq MP、MicroBlaze™ 和全新的 Versal™ 处理器都无...
AXI规范学习（二） byte invariant endianness
02-02 4696
对尾端的定义，AXI采用了所谓的“byte invariant”方案。可以理解为一种“little endian”方案。因为这种方案对于小端的实现是比较方便的。 所谓“byte invariant”，即字节所在的位置于大小端定义无关。完全按照其地址所对应的偏移来决定其采用哪一个字节通道(byte lane)来传输。换句话说，在AXI中，认为所有的传输都是以byte为单位的，每次传输都是传了多少个
AXI SPEC学习笔记（3）
a34724667的博客
07-21 372
本系列内容来自ARM官方spec 1、基本读写事务 握手处理： 五个事务通道使用相同的VALID/READY握手处理。两路流控机制意味着Manager和Sub都可以控制它们之间的信息流速。数据源产生VALID信号表明地址、数据、控制信息是可用的。终点产生READY信号来表明它可用接收信息。传输仅在VALID和READY信号均为高电平时出现。 在Manager和Subordinate接口中，在输入和输出信号之间不能存在其他组合逻辑。 如上图，数据源在T1后提供信息同时拉高VALID信号，终点在T2后拉高RE
ds669-axi-interface-kc705-microblaze-processor.pd_文章/文档_PDF_
08-11
KC705 Embedded Kit full datasheet
pg100-axi-emc.zip_文章/文档_Vivado__文章/文档_Vivado_
08-09
zynq使用AXIemcIP核控制外部FLAH
53-Vivado AXI4-stream 总线设计.7z
03-31
Vivado AXI4-stream 总线设计,Vivado仿真工程.
Xilinx FPGA PCIe XDMA性能测试演示视频（AXI4-Stream接口）
03-13
针对Xilinx KintexUltrascale系列FPGA 的PCIeXDMA在 AXI4-Stream接口形式下性能进行测试演示，支持4通道C2H/H2C、中断、轮询模式
AMBA AXI and ACE Protocol Specification AXI3/AXI4/AXI4-Lite ACE
12-18
This preface introduces the AMBA AXI and ACE Protocol Specification. It contains the following sections: • About this specification on page x • Using this specification on page xi • Conventions on ...
AXI学习
weixin_42746219的博客
07-28 4446
AXI协议理解
AMBA协议- AXI协议指南（2）
ygyglg的专栏
04-04 1471
AXI为读和写事务都提供响应信号。对于读事务，从下级设备传来的响应信息会使用信号在读数据通道上进行信号传递。对于写事务，响应信息会使用信号在写响应通道上进行信号传递。写数据 strobe 信号由管理器用来告诉下属需要哪些数据总线的字节。写数据 strobe 对于高效移动稀疏数据数组的缓存访问非常有用。除了使用写数据 strobe，您还可以通过使用不对齐的起始地址来优化数据传输。写通道在数据总线上每个字节都有一个 strobe 位。这些位组成 WSTRB 信号。
AXI协议（数据传输结构）
qq_41849447的博客
05-01 8719
解析AXI协议：数据传输结构 AXI协议关于Data read and write structure的部分指出，在数据传输过程中，主要涉及三个问题： 窄位宽数据传输（Narrow transfers） 地址非对齐传输（Unaligned Transfer） 混合大小端传输（Byte invariance） Narrow transfers 当master产生的一笔数据（transfer）位宽小于总线数据位宽时，该次传输成为窄（位宽）数据传输。 协议中规定： 在 INCR 和 WRAP 模式中每次使用
深入AXI4总线-[三]传输事务结构
qq_31515205的博客
06-21 4639
知乎用户ljgibbs授权转发 本系列我想深入探寻 AXI4 总线。不过事情总是这样，不能我说想深入就深入。当前我对 AXI总线的理解尚谈不上深入。但我希望通过一系列文章，让读者能和我一起深入探寻 AXI4。 声明1：部分时序图以及部分语句来自 ARM AMBA 官方手册 （有的时候感觉手册写得太好了，忍不住就直接翻译了。。） 声明2：AXI 总线是 ARM 公司的知识产权 备...
axis tstrb tkeep
oldmoney
08-31 463
AXI 协议支持地址非对齐的传输，允许突发传输的首字节地址，即起始地址与突发传输位宽不对齐。举个例子，总线位宽为 32bit 时，如果起始地址为 0x1002 ，则产生了非对齐现象。（此处需要说明TKEEP和TSTRB了，在写传输中，对于填充数据字节，TKEEP对应的位1，对应的WSTRB为0，表示该字节数据无效，仅用于数据填充，实现地址对齐）。（2）、在首个 transfer 中增加填充数据，将首次传输填充至对齐，填充数据使用WSTRB 信号标记为无效。
员工考勤系统.docx
最新发布
06-07
员工考勤系统.docx
AXI总线的非对齐传输是什么
07-13
AXI总线的非对齐传输是指在进行数据传输时，数据的起始地址和传输长度不是按字节对齐的情况。在传输数据时，AXI总线通常是以字节为单位进行传输的，即每个传输都是以4字节（32位）为单位。 当进行非对齐传输时，数据的起始地址和传输长度不是4字节的整数倍。例如，如果需要传输一个长度为7字节的数据，它的起始地址不是4的倍数，那么就会发生非对齐传输。 在非对齐传输时，AXI总线会将数据按照字节进行切割，并通过多个传输进行发送。这样可以保证数据的完整性和正确性。但由于非对齐传输需要进行多次传输和处理，因此可能会导致额外的延迟和性能损失。 为了提高性能，通常建议将数据进行对齐处理，即将数据的起始地址和传输长度调整为4字节的整数倍。这样可以最大程度地利用AXI总线的带宽，并减少非对齐传输带来的性能影响。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值