【ARM AMBA AXI 入门 13 -- AXI 协议中 RRESP 信号详细介绍】

已于 2023-11-21 15:03:40 修改
阅读量1.7k 收藏
点赞数
分类专栏： # ARM AMBA AXI 系列 文章标签： arm开发 AXI RRESP信号 RRESP 信号 RRESP DECERR RRESP SLVERR RRESP OKAYYDIRT
于 2023-11-21 15:02:37 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/sinat_32960911/article/details/134531159
版权
ARM AMBA AXI 系列 专栏收录该内容
25 篇文章 20 订阅 ¥49.90 ¥99.00
订阅专栏
本文详细介绍了AXI协议中RRESP信号的含义和使用，包括RRESP的不同状态，如OKAY、BYPASS、SLVERR和DECERR，以及3bit RRESP在特定情况下的应用，如预取事务、共享缓存支持和地址转换错误等。
摘要由CSDN通过智能技术生成


请阅读【ARM AMBA AXI 总线 文章专栏导读】

文章目录


在这里插入图片描述

AXI 协议中 RRESP 信号

在 AXI (Advanced eXtensible Interface) 协议中，RRESP 信号用来表示读取事务的响应状态，它由从设备（Slave）发往主设备（Master）来通知读取操作的完成情况。RRESP 信号是一个 2 位的编码字段，用于指示读取操作是否成功完成，或者在操作过程中是否遇到了错误。

对于 RRESP 信号，通常为2位(也可以是3位)，RRESP[1:0]，AXI 协议定义了它的以下几种状态：

  • 0b00 (OKAY)：表示读取成功完成，没有错误。
了解本专栏 订阅专栏 解锁全文
主公讲 ARM
关注
  • 0
    点赞
  • 踩
  • 0
    收藏
    觉得还不错? 一键收藏
  • 打赏
    打赏
  • 0
    评论
专栏目录
订阅专栏
【ARM AMBA AXI 入门 15 -- AXI-Lite 详细介绍】
CodingCos的博客
11-21 965
AXI Full 是一种高性能的总线协议，它设计用于处理大量的数据传输和复杂的交互。它支持高带宽和低延迟的数据传输。支持窄位传输（Narrow Transfer）和非对齐传输（Unaligned Transfer）。支持分离的读写数据通道，即读写操作可以同时进行。支持多个未完成的读写事务（Outstanding Transactions）和乱序事务（Out-of-Order Transactions）。支持突发传输（Burst Transfers），可以一次传输多达 256 个数据项。
【Xilinx AXI总线】Xilinx AXI Memory Mapped Interfaces
记录学习历程
02-01 3415
AXI接口的两种类型： stream 流 Memory Mapped 存储映射 AXI Stream Interface 1、数据流应用 2、最基本的一个写通道 主机向从机写数据，从机先发送READY信号，表示已经准备好接收数据，主机向从机发送VALID信号，表示有效发送 AXI Memory Mapped Interface（Channels） AXI 存储映射接口（通道） 读操作： 主机对从机进行读操作，需要让主机知道读数据的地址 read address .
AXI总线协议资料整理
qq_44668851的博客
05-13 1236
AXI总线协议资料整理
【总线】AXI第九课时：介绍AXI响应信号 (Response Signaling)：RRESP和 BRESP
最新发布
sqqwm的专栏
07-09 3021
本章节讲解AXI响应信号 (Response Signaling)：RRESP和 BRESP，理解这一章节，有助于设计和调试基于AXI协议的系统，确保系统能够正确地响应和处理各种事务状态。
AXI协议学习笔记~~
是木子啊~的博客
12-22 7267
AXI总线简介 ​ AXI属于AMBA(The ARM Advanced Microcontroller Bus Architecture)家族的一员，AXI协议在AMBA3.0版本中开始出现，并在后续的AMBA4.0，AMBA5.0中持续更新，对应为 AXI3，AXI4，AXI5。 ​ 下面是AMBA家族发展简介图。 ...
AXI总线信号含义说明
梦 醉了谁的博客
06-16 2409
AXI总线信号含义说明 // Global Clock Signal input wire S_AXI_ACLK, // Global Reset Signal. This Signal is Active LOW input wire S_AXI_ARESETN, // Write address (issued by master, acceped by Slave) input wire [C_S_AXI_ADDR_WIDTH-1 : 0] S_AXI_AWADDR,
深入浅出AXI协议（3）——握手过程
apple_53311083的博客
08-30 1370
在本文中，我们着重介绍了关于AXI4的握手协议它可以使得传输的双方都可以自如地控制传输的速率，我们主要介绍了握手协议出现的3种可能情况。然后对于AXI4交易通信的握手信号的关系做出了介绍：（1）在AXI4互联中 ，VALID信号不依赖交易中其他元件的READY信号（2）READY信号能够等待确认VALID信号；之后介绍了读交易和写交易种握手信号的依赖关系。
AXI总线个人理解笔记-------------（一）接口信号解析
weixin_44502554的博客
08-22 4966
简述了AXI的功能和分类，对AXI的接口进行了大量的详细的解释和答疑。
【ARM AMBA AXI 入门 4 - AXI 协议中的 Out-of-Order transfer and interleave 介绍 】
CodingCos的博客
06-10 1460
如果 master 在自己的写数据总线上，依次发出 WDATA2_0，WDATA1_0，WDATA2_1，WDATA1_1，WDATA2_2，WDATA2_3，WDATA1_2，WDATA1_3，这就叫写 out of order且 interleave；比如，不允许出现WDATA2_1，WDATA1_0，WDATA2_0，WDATA1_1，WDATA2_2，WDATA2_3，WDATA1_2，WDATA1_3这样的。这样的数据是有可能的，这就是读的。这样的数据是有可能的，这就是。
【ARM AMBA AXI 入门 5 - AXI 协议中的 QoS信号及User信号介绍 】
CodingCos的博客
06-12 3513
在芯片设计中，以内存带宽为例，对于手机 SoC 或通用的图像 GPU而言，显示接口模块显然需要稍高一些的优先级，否则打游戏时显示图像不流畅会极大的影响用户体验。要注意的是，如果是不同厂家的 IP，在集成时千万要看好了USER信号的具体用法，很有可能不兼容，不能直连。增加的 QoS 信号可以在这句话的基础上进一步指导 Transaction 的执行顺序，通常情况下，高优先级, QOS信号数值也会大一些。就是在资源有限的情况下，尽可能的保证高优先级的模块或组件获得足够的资源，比如内存带宽。
【ARM AMBA AXI 入门 1 -- AXI 握手协议入门】
CodingCos的博客
06-06 1346
AXI 标准协议有五路独立的数据通道，这些通道都只支持单向传输读地址通道：主机在读地址通道上写入想要读取的数据的地址以及控制信息；读数据通道：从机在接收到地址后，将该地址上的数据通过读数据通道发送给主机；写地址通道：主机在写地址通道上写地址和控制信息；在写地址操作结束之后，即主机确保从机已经获得了此次传输的地址和控制信息后，才开始在写数据通道上写数据；写数据通道；写回复通道：从机在写回复通道上，将此次写传输的状态回复给主机。每一路数据通道都遵循双向握手机制，即使用VALID和READY。
AXI Lite协议详解
weixin_50810761的博客
03-17 2537
本文详细介绍了AXI4-LITE总线协议，它是ARM公司AMBA规范的一部分，用于高性能、高带宽、低延迟的片内通信。解释了AXI4-LITE的写地址、写数据、写应答、读地址和读数据通道，包括信号定义、时序图和握手机制。AXI4-LITE简化了AXI协议，不支持突发传输，每次只处理单个地址的读写。还讨论了读写操作的注意事项和AXI在FPGA开发中的应用。
AMBA协议- AXI协议指南（2）
ygyglg的专栏
04-04 1762
AXI为读和写事务都提供响应信号。对于读事务，从下级设备传来的响应信息会使用信号在读数据通道上进行信号传递。对于写事务，响应信息会使用信号在写响应通道上进行信号传递。写数据 strobe 信号由管理器用来告诉下属需要哪些数据总线的字节。写数据 strobe 对于高效移动稀疏数据数组的缓存访问非常有用。除了使用写数据 strobe，您还可以通过使用不对齐的起始地址来优化数据传输。写通道在数据总线上每个字节都有一个 strobe 位。这些位组成 WSTRB 信号。
AXI事务构造（3）---读写响应事务构造
意大利炮修理师的博客
04-19 566
正常的访问成功。表示正常访问已成功，也可以表示独占访问失败。独占访问成功。表示独占访问的读写部分已成功。从设备错误。当访问已成功到达从设备，但从设备希望向原始主设备返回错误条件时使用。解码错误。通常由互连组件生成，表示在事务地址处没有从设备。下表显示了 RRESP 和 BRESP 信号的编码对应的响应类型。对于写事务，整个突发只起一个响应信号，而不是突发内每次数据传输都起一个响应。在读事务中，slave可以为一次突发中的不同传输发出不同的响应。
AXI3/4协议
weixin_46391479的博客
03-10 1971
讲人话的AXI协议
AXI学习-字节不变性，非对齐传输，BRESP/RRESP编码，从机Busy指示
qq_34926887的博客
10-24 1134
• 字节序决定了这些字节在内存中的顺序，即它决定了该元素的第一个字节是最高有效字节（MSB）还是最低有效字节（LSB）。• 任何字节传输到地址都通过相同的数据通道线路传递8位数据到相同的地址位置，不考虑其所属的更大数据元素的字节序。AXI支持非对齐传输，即transfer的第一个字节的地址没有在32-bit 地址边界上。为了访问具有混合字节序的单个内存空间，AXI协议使用字节不变的字节顺序结构。• 该元素使用相同的连续字节存储在内存中，不考虑数据的字节序。
AXI高级信号使用说明
cy413026的博客
10-27 1482
AXQOS：AXI4中的信号，4bit的quality，用在每个读写transaction的channel中，用作priority indicator，越大的值，表示越高的。cacheable在读操作中，表示可以prefetch一些数据，在写操作中，表示可以将不同的write merged together。比如，对read-only区域的写，lowe-power状态下的访问，不支持的size，burst等。RRESP/BRESP：表示四种错误，OKAY/EXOKAY/SLVERR/DECERR。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

主公讲 ARM

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值