笔者在一次仿真工程中,想通过force语句强制使内部的某个信号赋值,将仿真遇到的一些问题总结如下:
- 不管内部信号是reg还是wire,在force赋值时都是reg。
reg reco_coor_vld ;//zuobiao
reg reco_frm_vld ;//ID
reg stim_conf_vld ;//moniyuan
reg start_send_vld ;//send
reg [31:0] suart_data ;//data
reg init_done ;
- 对内部变量直接赋值也是可以的。
initial begin
force top_uut.suart_data =32'h00010001;
force top_uut.stim_conf_vld =1'b1;
end
3.正确的操作方法是:
先初始化本地变量与赋值变量(虽然他们的名字一般定义为一样),然后进行赋值。
initial begin
clk_40M