xilinx xdma PCIe中断bug

已于 2023-08-18 15:13:16 修改
阅读量2.1k 收藏 12
点赞数 1
分类专栏： fpga 文章标签： bug 单片机 嵌入式硬件 fpga开发
于 2023-03-29 11:23:49 首次发布
本文链接：https://blog.csdn.net/qq_35318223/article/details/129833347
版权

xilinx xdma PCIe中断存在bug。
bug1：此中断虽然是msi或者msx中断，但是不中断cpu。
bug2：此中断不是边沿中断，而是电平中断，在驱动层需要不断地轮训查询中断事件。
bug3：此中断持续时间必须长，而且在收到中断应答ack后，不能立即拉低req信号，需要延迟至少100ms才可以被驱动识别。这个应该与CPU所执行的任务多少有关，如果执行的任务越多，扫描一周所需的时间越长。
bug4：c2h通道因为受制于c2h ready信号控制不能主动给pc送数据，必须由host发起读操作后才可以送出数据。

xilinx xdma 中断从使用到放弃：我给PS通过XDMA发送数据，每发送100K数据，给PS一个中断信号，因为此中断信号不是及时响应的，100ms耗费时间太长，等ps响应后，FPGA采集的数据已经溢出。所以放弃，也可能我使用xdma的中断有问题所致，没有研究透彻。

I am a FPGAer
关注
  • 1
    点赞
  • 踩
  • 12
    收藏
    觉得还不错? 一键收藏
  • 3
    评论
专栏目录
34.XDMA功能详解3-核的功能配置及中断原理
一个早起的程序员
01-12 3696
目录 1.核的功能配置 2.IRQ Module中断原理 2.1传统中断 2.2 MSI和MSI-X中断 3.下节内容 1.核的功能配置 IP核默认只支持DMA（支持DMA Stream和DMA MM），DMA也是必须要开启的，也就是4通达H2C/4通道/C2H，此时DMA控制和配置寄存器存在于Bar0地址空间。如果使能PCIe to AXI Lite Master，则IP核会多出一个AXI Lite Master，此接口用于访问用户逻辑寄存器，这些寄存器存在于Bar0地址空间，而DMA控制和
FPGA XDMA 中断模式实现 PCIE X8 上位机图片传输 提供工程源码和QT上位机源码
qq_41667729的博客
06-26 860
FPGA XDMA 中断模式实现 PCIE X8 上位机图片传输 提供工程源码和QT上位机源码 本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，在电脑端准备一张1920X1080分辨率的图片，通过我们提供的上位机软件将图片发送出去，QT软件会将图片发送给PCIE总线，XDMA驱动将PCIE总线上的数据发送出去；FPGA开发板的 XDMA IP 核将接收到的图片数据缓存至 DDR3，并以中断方式通知用户将DDR3中缓存的图片数据读出， FDMA控制器收到 XDMA
Xilinx PCIe XDMA IP中断
UKR_FPGA_LY的博客
10-16 1722
（1）usr_irq_req拉高导致中断发送到PCIe Host，可以同时拉高多个bit；（5）等待下一个usr_irq_Ack后，我才可以发起下一个中断。此时，如果（3）步骤，我知道如果ISR处理中断，那么，我就可以把。（2）等到ack后，相应的usr_irq_req才可以拉低；（方法是通过驱动写寄存器，来告诉。）必须等到中断被处理后，才可以把。为高表示中断已经发送了。
FPGA XDMA PCIE3.0视频采集卡工程：实现中断模式，提供OV5640摄像头的视频采集以及2套工程源码和QT上位机源码，FPGA XDMA PCIE3.0视频采集卡工程：中断模式实现、OV5
dmxHKLhsCz的博客
06-07 249
PCIE3.0视频采集卡是一种专门用于视频采集的硬件设备，它可以通过PCIE3.0接口将摄像头采集到的视频数据发送给主机。首先，我们来介绍FPGA XDMA的工作原理。在本工程中，FPGA被配置为XDMA的接收器，负责接收来自PCIE3.0视频采集卡的数据。通过这套源码，我们可以实现一个功能齐全的上位机程序，用于接收和显示来自PCIE3.0视频采集卡的视频数据。本文将重点介绍FPGA XDMA中断模式实现PCIE3.0视频采集OV5640摄像头的方法，并提供两套工程源码和QT上位机源码。
FPGA XDMA 中断模式实现 PCIE X8 测速试验 提供工程源码和QT上位机源码
qq_41667729的博客
06-19 1622
FPGA XDMA 中断模式实现 PCIE X8 测速试验 提供工程源码和QT上位机源码 本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互； 本设计的关键在于我们编写了一个 xdma_inter.v 的XDMA中断模块。该模块用来配合驱动处理中断，xdma_inter.v 提供了AXI-LITE 接口，上位机通过访问 user 空间地址读写 xdma_inter.v 的寄
基于XDMA 中断模式的 PCIE 上位机与FPGA数据交互架构 提供工程源码和QT上位机源码
qq_41667729的博客
06-28 2522
基于XDMA 中断模式的 PCIE 上位机与FPGA数据交互架构 提供工程源码和QT上位机源码 本设计提供一种基于XDMA 中断模式的 PCIE 上位机与FPGA数据交互架构； QT上位机将电脑端的数据通过PCIE总线发送给FPGA开发板，FPGA侧的XDMA将PCIE发来的数据缓存至DDR3，缓存完成后，XDMA产生中断信号，该信号通过AXI-GPIO发送给FDMA，通知FDMA去DDR3中读取数据，FDMA得到中断通知后，读取DDR3中的数据给FPGA逻辑做数据处理，数据处理完成后再通过FDMA将处理完
FPGA XDMA 中断模式实现 PCIE3.0 AD7606采集 提供2套工程源码和QT上位机源码
qq_41667729的博客
07-27 1942
FPGA XDMA 中断模式实现 PCIE3.0 AD7606采集 提供2套工程源码和QT上位机源码 本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE3.0通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互；本设计的目的是验证AD数据在XDMA中断模式下的传输可行性，用示波器产生一个正弦波之类的AD数据源，通过数据线将示波器数据连接FPGA开发板的AD7606芯片，AD7606进行模数转换，输出串行的数字信号给到FPG
FPGA XDMA 中断模式实现 PCIE X8 AD7606采集 提供2套工程源码和QT上位机源码
qq_41667729的博客
06-25 1955
FPGA XDMA 中断模式实现 PCIE X8 AD7606采集 提供2套工程源码和QT上位机源码 本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互；本设计的目的是验证AD数据在XDMA中断模式下的传输可行性，用示波器产生一个正弦波之类的AD数据源，通过数据线将示波器数据连接FPGA开发板的AD7606芯片，AD7606进行模数转换，输出串行的数字信号给到FPGA，FP
Xilinx XDMA PCIE驱动
最新发布
06-27
windows下 Xilinx XDMA PCIE驱动 VS版
Xilinx FPGA PCIe XDMA性能测试演示视频（AXI4-Stream接口）
03-13
针对Xilinx KintexUltrascale系列FPGA 的PCIeXDMA在 AXI4-Stream接口形式下性能进行测试演示，支持4通道C2H/H2C、中断、轮询模式
xilinx的fpga+pcie数据采集卡，包括linux及windows下的驱动以及测试程序.
10-23
xilinx的fpga+pcie数据采集卡，包括linux及windows下的驱动以及测试程序.
DMA如何实现中断处理
12-09
该资源是ppt文档，内容主要分为5个部分： DMA传送的特点 DMA传送的过程 DMA传送的方式 DMA控制器 DMA传送的应用
xilinx xdma windows驱动
10-28
This project is Xilinx's sample Windows driver for 'DMA/Bridge Subsystem for PCI Express' (XDMA) IP. This sample driver only has limited support for the XDMA IP features
Xilinx xdma IP核配套Windows 驱动 Win7 Win10
04-13
Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 Xilinx xdma IP核配套Windows 驱动，Win7 Win10 都有 ...
Xilinx FPGA PCIe XDMA性能测试演示视频
03-04
针对Xilinx KintexUltrascale系列FPGA 的PCIe XDMA性能进行测试演示，支持4通道C2H/H2C、中断、轮询模式
基于Xilinx系列FPGA的PCIE通信平台中，使用XDMA的中断模式与QT上位机进行数据交互的测速例程
BRTdGAqnD的博客
04-14 1566
通过详细阐述xdma_inter.v模块的设计与功能，读者能够更加深入地了解该设计方案的实现原理。该 模块 在 user_irq_req_i 输入的中断位，寄存中断位号，并且输出给 XDMA IP ，当上位机的驱动响应中断的时候，在中断里面写 xdma_inter.v 的寄存器，清除已经处理的中断。本设计使用Xilinx官方的XDMA方案搭建基于Xilinx系列FPGA的PCIE通信平台，使用XDMA的中断模式与QT上位机通讯，即QT上位机通过软件中断的方式实现与FPGA的数据交互；
解决Xilinx官方PCIe测试程序xdma_rw.exe传输数据量受限的问题（传输超过8 MB数据时报错error code=1359）
zrlzhrl的博客
02-05 3501
在利用Xilinx Zynq开发板进行PCIe数据传输时，经常用到XDMA这个IP，并配套Xilinx官方测试程序xdma_rw.exe进行PC到开发板的数据传输测试。可是在传输超过一定大小的数据时，就会失败。是一个叫XDMA_MAX_TRANSFER_SIZE的参数限制了传输数据量，将其修改为合适的大小即可。
XDMA驱动 The kernel modle installed correctly, but no devices were recognized.
qq_40502147的博客
03-10 910
XDMA驱动 The kernel modle installed correctly, but no devices were recognized.
xilinx pcie 中断
01-08
Xilinx PCIe 中断是指在 Xilinx FPGA 设备使用的 PCIe 总线上发生的中断事件。PCIe（Peripheral Component Interconnect Express）是一种高速串行总线技术，用于连接计算机系统的外围设备，提供高带宽和低延迟的数据传输。 在 Xilinx FPGA 中，PCIe 中断是通过 PCIe IP 核和其它支持电路来实现的。当设备上的特定事件发生时，例如数据传输完成或者设备状态变化，PCIe IP 核会生成一个中断信号，通知宿主机系统发生了某个重要事件。 Xilinx FPGA 可以配置 PCIe IP 核，以便在特定的条件下生成中断。生成中断的条件可以在 FPGA 中进行编程配置，例如特定寄存器的值变化或者特定输入信号的触发。一旦中断条件满足，PCIe IP 核将向触发器输出一个中断信号。中断信号通过 PCIe 总线传输给宿主机系统，然后由操作系统上的驱动程序处理。 在宿主机系统中，操作系统的驱动程序将监视 PCIe 总线上的中断信号。一旦收到中断信号，驱动程序将识别中断的来源，并根据需要采取相应的处理措施。这可能会包括读取和处理 FPGA 中的数据，更新设备状态或通知应用程序中的其他进程。 通过使用 Xilinx FPGA 的 PCIe 中断功能，可以实现高效的数据交互和实时响应。它可以让外围设备和宿主机系统之间以高带宽和低延迟进行通信，并在必要时实现实时数据处理和控制。在许多需要高性能计算和数据处理的应用中，Xilinx FPGA 的 PCIe 中断是一种强大的工具。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 3
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值