Makefile教程

0.参考链接

  1.Makefile教程，第一部分、概述
  2.Makefile教程，第二部分、关于程序的编译和链接
  3.Makefile教程，第三部分、Makefile 介绍

1.什么是makefile

  什么是 makefile？或许很多 Winodws 的程序员都不知道这个东西，因为那些 Windows的 IDE 都为你做了这个工作，但我觉得要作一个好的和 professional 的程序员，makefile还是要懂。这就好像现在有这么多的 HTML 的编辑器，但如果你想成为一个专业人士，你还是要了解 HTML 的标识的含义。特别在 Unix 下的软件编译，你就不能不自己写 makefile 了，会不会写 makefile，从一个侧面说明了一个人是否具备完成大型工程的能力。 因为， makefile 关系到了整个工程的编译规则。一个工程中的源文件不计数，其按类型、功能、模块分别放在若干个目录中，makefile 定义了一系列的规则来指定，哪些文件需要先编译，哪些文件需要后编译，哪些文件需要重新编译，甚至于进行更复杂的功能操作，因为 makefile 就像一个 Shell 脚本一样，其中也可以执行操作系统的命令。 makefile 带来的好处就是——“自动化编译”，一旦写好，只需要一个 make 命令，整个工程完全自动编译，极大的提高了软件开发的效率。make 是一个命令工具，是一个解释 makefile 中指令的命令工具，一般来说，大多数的 IDE 都有这个命令，比如：Delphi 的 make，Visual C++的 nmake， Linux 下GNU 的 make。可见，makefile 都成为了一种在工程方面的编译方法

2.什么是程序的编译和链接

  在此，我想多说关于程序编译的一些规范和方法，一般来说，无论是 C、C++、还是 pas，首先要把源文件编译成中间代码文件，在 Windows 下也就是 .obj 文件，UNIX 下是 .o 文件，即 Object File，这个动作叫做编译（compile）。然后再把大量的 Object File 合成执行文件，这个动作叫作链接（link）。 编译时，编译器需要的是语法的正确，函数与变量的声明的正确。对于后者，通常是你需要告诉编译器头文件的所在位置（头文件中应该只是声明，而定义应该放在 C/C++文件中），只要所有的语法正确，编译器就可以编译出中间目标文件。一般来说，每个源文件都应该对应于一个中间目标文件（O 文件或是 OBJ 文件）。链接时，主要是链接函数和全局变量，所以，我们可以使用这些中间目标文件（O 文件或是OBJ文件）来链接我们的应用程序。链接器并不管函数所在的源文件，只管函数的中间目标文件（Object File），在大多数时候，由于源文件太多，编译生成的中间目标文件太多，而在链接时需要明显地指出中间目标文件名，这对于编译很不方便，所以，我们要给中间目标文件打个包，在 Windows 下这种包叫“库文件”（Library File)，也就是 .lib 文件，在 UNIX下，是 Archive File，也就是 .a 文件。

3.makefile的作用

  make 命令执行时，需要一个 Makefile 文件，以告诉 make 命令需要怎么样的去编译和链接程序。
  首先，我们用一个示例来说明 Makefile 的书写规则。以便给大家一个感兴认识。这个示例来源于 GNU 的 make 使用手册，在这个示例中，我们的工程有 8 个 C 文件，和 3 个头文件，我们要写一个 Makefile 来告诉 make 命令如何编译和链接这几个文件。我们的规则是：
1） 如果这个工程没有编译过，那么我们的所有 C 文件都要编译并被链接。
2） 如果这个工程的某几个 C 文件被修改，那么我们只编译被修改的 C 文件，并链接目标程。
3） 如果这个工程的头文件被改变了，那么我们需要编译引用了这几个头文件的 C 文件，并链接目标程序。
  只要我们的 Makefile 写得够好，所有的这一切，我们只用一个 make 命令就可以完成， make 命令会自动智能地根据当前的文件修改的情况来确定哪些文件需要重编译，从而自己编译所需要的文件和链接目标程序。

4.makefile格式

  在讲述这个 Makefile 之前，还是让我们先来粗略地看一看 Makefile 的规则。

target … : prerequisites …
command … …

  target 也就是一个目标文件，可以是 Object File，也可以是执行文件。还可以是一个标签（Label），对于标签这种特性，在后续的“伪目标”章节中会有叙述。 prerequisites 就是，要生成那个 target 所需要的文件或是目标。
  command 也就是 make 需要执行的命令。（任意的 Shell 命令）
  这是一个文件的依赖关系，也就是说，target 这一个或多个的目标文件依赖于 prerequisites 中的文件，其生成规则定义在 command 中。说白一点就是说，prerequisites中如果有一个以上的文件比 target 文件要新的话，command 所定义的命令就会被执行。这就是 Makefile 的规则。也就是 Makefile 中最核心的内容。
  说到底，Makefile 的东西就是这样一点，好像我的这篇文档也该结束了。呵呵。还不尽然，这是 Makefile 的主线和核心，但要写好一个 Makefile 还不够，我会以后面一点一点地结合我的工作经验给你慢慢到来。内容还多着呢。

5.makefile参考案例

edit : main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o
 cc -o edit main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o
 main.o : main.c defs.h cc -c main.c
 kbd.o : kbd.c defs.h command.h cc -c kbd.c
 command.o : command.c defs.h command.h cc -c command.c
 display.o : display.c defs.h buffer.h cc -c display.c
 insert.o : insert.c defs.h buffer.h cc -c insert.c
 search.o : search.c defs.h buffer.h cc -c search.c
 files.o : files.c defs.h buffer.h command.h cc -c files.c
 utils.o : utils.c defs.h cc -c utils.c
clean :
    r  m edit main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o 

  反斜杠（\）是换行符的意思。这样比较便于 Makefile 的易读。我们可以把这个内容保存在文件为“Makefile”或“makefile”的文件中，然后在该目录下直接输入命令“make”就可以生成执行文件 edit。如果要删除执行文件和所有的中间目标文件，那么，只要简单地执行一下“make clean”就可以了。
  在这个 makefile 中，目标文件（target）包含：执行文件 edit 和中间目标文件（*.o），依赖文件（prerequisites）就是冒号后面的那些 .c 文件和 .h 文件。每一个 .o 文件都有一组依赖文件，而这些 .o 文件又是执行文件 edit 的依赖文件。依赖关系的实质上就是说明了目标文件是由哪些文件生成的，换言之，目标文件是哪些文件更新的。
  在定义好依赖关系后，后续的那一行定义了如何生成目标文件的操作系统命令，一定要以一个 Tab 键作为开头。记住，make 并不管命令是怎么工作的，他只管执行所定义的命令。 make 会比较 targets 文件和 prerequisites 文件的修改日期，如果 prerequisites 文件的日期要比 targets 文件的日期要新，或者 target 不存在的话，那么，make 就会执行后续定义的命令。
  这里要说明一点的是，clean 不是一个文件，它只不过是一个动作名字，有点像 C 语言中的 lable 一样，其冒号后什么也没有，那么，make 就不会自动去找文件的依赖性，也就不会自动执行其后所定义的命令。要执行其后的命令，就要在 make 命令后明显得指出这个 lable 的名字。这样的方法非常有用，我们可以在一个 makefile 中定义不用的编译或是和编译无关的命令，比如程序的打包，程序的备份等等。

6.makefile的工作机制

  在默认的方式下，也就是我们只输入 make 命令。那么，
  （1）make 会在当前目录下找名字叫“Makefile”或“makefile”的文件。
  （2）如果找到，它会找文件中的第一个目标文件（target），在给出的例子中，他会找到 “edit”这个文件，并把这个文件作为最终的目标文件。
  （3）如果 edit 文件不存在，或是 edit 所依赖的后面的 .o 文件的文件修改时间要比edit这个文件新，那么，他就会执行后面所定义的命令来生成 edit 这个文件。
  （4）如果 edit 所依赖的.o 文件也存在，那么 make 会在当前文件中找目标为.o 文件的依赖性，如果找到则再根据那一个规则生成.o 文件。（这有点像一个堆栈的过程）
  （5）当然，你的 C 文件和H 文件是存在的啦，于是 make 会生成 .o 文件，然后再用 .o 文件生命 make 的终极任务，也就是执行文件 edit 了。
  这就是整个 make 的依赖性，make 会一层又一层地去找文件的依赖关系，直到最终编出第一个目标文件。在找寻的过程中，如果出现错误，比如最后被依赖的文件找不到，那么 make 就会直接退出，并报错，而对于所定义的命令的错误，或是编译不成功，make 根本不理。make 只管文件的依赖性，即，如果在我找了依赖关系之后，冒号后面的文件还是不在，那么对不起，我就不工作啦。
  通过上述分析，我们知道，像 clean 这种，没有被第一个目标文件直接或间接关联，那么它后面所定义的命令将不会被自动执行，不过，我们可以显示要 make 执行。即命令

——“make clean”，以此来清除所有的目标文件，以便重编译。

  于是在我们编程中，如果这个工程已被编译过了，当我们修改了其中一个源文件，比如 file.c，那么根据我们的依赖性，我们的目标 file.o 会被重编译（也就是在这个依性关系后面所定义的命令），于是 file.o 的文件也是最新的啦，于是 file.o 的文件修改时间要比 edit 要新，所以 edit 也会被重新链接了（详见 edit 目标文件后定义的命令）。
  而如果我们改变了“command.h”，那么，kdb.o、command.o 和files.o 都会被重编译，并且，edit 会被重链接。

7.makefile的基本语法

  每条规则中的命令和操作系统 Shell 的命令行是一致的。make 会一按顺序一条一条的执行命令，每条命令的开头必须以[Tab]键开头，除非，命令是紧跟在依赖规则后面的分号后的。在命令行之间中的空格或是空行会被忽略，但是如果该空格或空行是以 Tab 键开头的，那么 make 会认为其是一个空命令。
  我们在 UNIX 下可能 会使用不 同的 Shell ，但是 make 的命令 默认是 被 “/bin/sh”——UNIX 的标准 Shell 解释执行的。除非你特别指定一个其它的 Shell。 Makefile 中，“#”是注释符，很像 C/C++中的“//”，其后的本行字符都被注释。

7.1显示命令

  通常，make 会把其要执行的命令行在命令执行前输出到屏幕上。当我们用“@”字符在命令行前，那么，这个命令将不被 make 显示出来，最具代表性的例子是，我们用这个功能来像屏幕显示一些信息。如：

@echo 正在编译 XXX 模块… 当 make 执行时，会输出“正在编译 XXX 模块. ”字串，但不会输出命令，如果没有“@”，那么，make 将输出： echo 正在编译 XXX 模块… 正在编译 XXX 模块…

  如果 make 执行时，带入 make 参数“-n”或“–just-print”，那么其只是显示命令，但不会执行命令，这个功能很有利于我们调试我们的 Makefile，看看我们书写的命令是执行起来是什么样子的或是什么顺序的。
  而 make 参数“-s”或“–slient”则是全面禁止命令的显示。

7.2命令执行

  当依赖目标新于目标时，也就是当规则的目标需要被更新时，make 会一条一条的执行其后的命令。需要注意的是，如果你要让上一条命令的结果应用在下一条命令时，你应该使用分号分隔这两条命令。比如你的第一条命令是 cd 命令，你希望第二条命令得在 cd 之后的基础上运行，那么你就不能把这两条命令写在两行上，而应该把这两条命令写在一行上，用分号分隔。如：

示例一： exec: cd /home/hchen pwd
示例二： exec: cd /home/hchen; pwd

  当我们执行“make exec”时，第一个例子中的 cd 没有作用，pwd 会打印出当前的 Makefile 目录，而第二个例子中，cd 就起作用了，pwd 会打印出“/home/hchen”。make一般是使用环境变量 SHELL 中所定义的系统 Shell 来执行命令，默认情况下使用 UNIX 的 标准 Shell——/bin/sh 来执行命令。但在 MS-DOS 下有点特殊，因为 MS-DOS 下没有 SHELL环境变量，当然你也可以指定。如果你指定了 UNIX 风格的目录形式，首先，make 会在 SHELL所指定的路径中找寻命令解释器，如果找不到，其会在当前盘符中的当前目录中寻找，如果再找不到，其会在 PATH 环境变量中所定义的所有路径中寻找。MS-DOS 中，如果你定义的命令解释器没有找到，其会给你的命令解释器加上诸如“.exe”、“.com”、“.bat”、“.sh”等后缀。

7.3命令报错

  每当命令运行完后，make 会检测每个命令的返回码，如果命令返回成功，那么 make 会执行下一条命令，当规则中所有的命令成功返回后，这个规则就算是成功完成了。如果一个规则中的某个命令出错了（命令退出码非零），那么 make 就会终止执行当前规则，这将有可能终止所有规则的执行。
  有些时候，命令的出错并不表示就是错误的。例如 mkdir 命令，我们一定需要建立一个目录，如果目录不存在，那么 mkdir 就成功执行，万事大吉，如果目录存在，那么就出错了。我们之所以使用 mkdir 的意思就是一定要有这样的一个目录，于是我们就不希望 mkdir 出错而终止规则的运行。
  为了做到这一点，忽略命令的出错，我们可以在 Makefile 的命令行前加一个减号“-”
（在 Tab 键之后），标记为不管命令出不出错都认为是成功的。如：

clean: -rm -f *.o

  还有一个全局的办法是，给 make 加上“-i”或是“–ignore-errors”参数，那么， Makefile 中所有命令都会忽略错误。而如果一个规则是以“.IGNORE”作为目标的，那么这个规则中的所有命令将会忽略错误。这些是不同级别的防止命令出错的方法，你可以根据你的不同喜欢设置。
  还有一个要提一下的 make 的参数的是“-k”或是“–keep-going”，这个参数的意思是，如果某规则中的命令出错了，那么就终目该规则的执行，但继续执行其它规则。

7.4嵌套执行 make

  在一些大的工程中，我们会把我们不同模块或是不同功能的源文件放在不同的目录中，我们可以在每个目录中都书写一个该目录的 Makefile，这有利于让我们的 Makefile 变得更加地简洁，而不至于把所有的东西全部写在一个 Makefile 中，这样会很难维护我们的 Makefile，这个技术对于我们模块编译和分段编译有着非常大的好处。
  例如，我们有一个子目录叫 subdir，这个目录下有个 Makefile 文件，来指明了这个目录下文件的编译规则。那么我们总控的 Makefile 可以这样书写：

subsystem:
cd subdir && $(MAKE)

其等价于：

subsystem:
$(MAKE) -C subdir

  定义$(MAKE)宏变量的意思是，也许我们的 make 需要一些参数，所以定义成一个变量比较利于维护。这两个例子的意思都是先进入“subdir”目录，然后执行 make 命令。
  我们把这个 Makefile 叫做“总控 Makefile”，总控 Makefile 的变量可以传递到下级的 Makefile 中（如果你显示的声明），但是不会覆盖下层的 Makefile 中所定义的变量，除非指定了“-e”参数。
  如果你要传递变量到下级 Makefile 中，那么你可以使用这样的声明：

export <variable …>

  如果你不想让某些变量传递到下级 Makefile 中，那么你可以这样声明：

unexport <variable …>

如：
示例一：

export variable = value
其等价于： variable = value export variable
其等价于：export variable := value
其等价于：variable := value export variable

示例二：

export variable += value
其等价于： variable += value export variable

  如果你要传递所有的变量，那么，只要一个 export 就行了。后面什么也不用跟，表示传递所有的变量。
  需要注意的是，有两个变量，一个是 SHELL，一个是 MAKEFLAGS，这两个变量不管你是否 export，其总是要传递到下层 Makefile 中，特别是 MAKEFILES 变量，其中包含了 make的参数信息，如果我们执行“总控 Makefile”时有 make 参数或是在上层 Makefile 中定义了这个变量，那么 MAKEFILES 变量将会是这些参数，并会传递到下层 Makefile 中，这是一个系统级的环境变量。
  但是 make 命令中的有几个参数并不往下传递，它们是“-C”,“-f”,“-h”“-o”和 “-W”（有关 Makefile 参数的细节将在后面说明），如果你不想往下层传递参数，那么，你可以这样来：

subsystem:
cd subdir && $(MAKE) MAKEFLAGS=

  如果你定义了环境变量 MAKEFLAGS，那么你得确信其中的选项是大家都会用到的，如果其中有“-t”,“-n”,和“-q”参数，那么将会有让你意想不到的结果，或许会让你异常地恐慌。
  还有一个在“嵌套执行”中比较有用的参数，“-w”或是“–print-directory”会在 make 的过程中输出一些信息，让你看到目前的工作目录。比如，如果我们的下级 make 目录是“/home/hchen/gnu/make”，如果我们使用“make -w”来执行，那么当进入该目录时，我们会看到

make: Entering directory `/home/hchen/gnu/make’.

  而在完成下层 make 后离开目录时，我们会看到：make: Leaving directory `/home/hchen/gnu/make’
  当你使用“-C”参数来指定 make 下层Makefile 时，“-w”会被自动打开的。如果参数中有 “-s”（“–slient”）或是“–no-print-directory”，那么，“-w”总是失效的。

7.5定义命令包

  如果 Makefile 中出现一些相同命令序列，那么我们可以为这些相同的命令序列定义一个变量。定义这种命令序列的语法以“define”开始，以“endef”结束，如：

define run-yacc yacc $(firstword $^) mv y.tab.c $@
endef

  这里，“run-yacc”是这个命令包的名字，其不要和 Makefile 中的变量重名。在 “define”和“endef”中的两行就是命令序列。这个命令包中的第一个命令是运行 Yacc程序，因为 Yacc 程序总是生成“y.tab.c”的文件，所以第二行的命令就是把这个文件改改名字。还是把这个命令包放到一个示例中来看看吧。

foo.c : foo.y
$(run-yacc)

我们可以看见，要使用这个命令包，我们就好像使用变量一样。在这个命令包的使用中，命令包“run-yacc”中的“＄^”就是“foo.y”，“＄@”就是“foo.c”（有关这种以“$”开头的特殊变量，我们会在后面介绍），make 在执行命令包时，命令包中的每个命令会被依次独立执行。

7.6使用变量

  在 Makefile 中的定义的变量，就像是 C/C++语言中的宏一样，他代表了一个文本字串，在 Makefile 中执行的时候其会自动原模原样地展开在所使用的地方。其与 C/C++所不同的是，你可以在 Makefile 中改变其值。在 Makefile 中，变量可以使用在“目标”，“依赖目标”，“命令”或是 Makefile 的其它部分中。
  变量的命名字可以包含字符、数字，下划线（可以是数字开头），但不应该含有“:”
“#”、“=”或是空字符（空格、回车等）。变量是大小写敏感的，“foo”、“Foo”和“FOO”是三个不同的变量名。传统的 Makefile 的变量名是全大写的命名方式，但我推荐使用大小写搭配的变量名，如：MakeFlags。这样可以避免和系统的变量冲突，而发生意外的事情。
  有一些变量是很奇怪字串，如“＄<”、“＄@”等，这些是自动化变量，我会在后面介绍。

7.6.1变量的基础

  变量在声明时需要给予初值，而在使用时，需要给在变量名前加上“＄”符号，但最好用小括号“（）”或是大括号“{}”把变量给包括起来。如果你要使用真实的“＄”字符，那么你需要用“$$”来表示。
  变量可以使用在许多地方，如规则中的“目标”、“依赖”、“命令”以及新的变量中。先看一个例子：

objects = program.o foo.o utils.o program : $(objects)
cc -o program $(objects)
$(objects) : defs.h

  变量会在使用它的地方精确地展开，就像 C/C++中的宏一样，例如： foo = c

prog.o : prog.
＄(foo) ＄(foo)＄(foo) -＄(foo) prog.＄(foo)

  展开后得到：

prog.o : prog.c cc -c prog.c

  当然，千万不要在你的 Makefile 中这样干，这里只是举个例子来表明 Makefile 中的变量在使用处展开的真实样子。可见其就是一个“替代”的原理。
  另外，给变量加上括号完全是为了更加安全地使用这个变量，在上面的例子中，如果你不想给变量加上括号，那也可以，但我还是强烈建议你给变量加上括号。

7.6.2变量的变量

  在定义变量的值时，我们可以使用其它变量来构造变量的值，在 Makefile 中有两种方式来在用变量定义变量的值。
  先看第一种方式，也就是简单的使用“=”号，在“=”左侧是变量，右侧是变量的值，右侧变量的值可以定义在文件的任何一处，也就是说，右侧中的变量不一定非要是已定义好的值，其也可以使用后面定义的值。如：

foo = ＄(bar) bar =＄(ugh) ugh = Huh?
all:
echo ＄(foo)

  我们执行“make all”将会打出变量＄(foo)的值是“Huh?”（ ＄(foo)的值是＄(bar)，
＄(bar)的值是＄(ugh)，＄(ugh)的值是“Huh?”）可见，变量是可以使用后面的变量来定义的。
  这个功能有好的地方，也有不好的地方，好的地方是，我们可以把变量的真实值推到后面来定义，如：

CFLAGS = $(include_dirs) -O include_dirs = -Ifoo -Ibar

  当“CFLAGS”在命令中被展开时，会是“-Ifoo -Ibar -O”。但这种形式也有不好的地方，那就是递归定义，如：

CFLAGS = $(CFLAGS) -O

或：

A = $(B)
B = $(A)

  这会让 make 陷入无限的变量展开过程中去，当然，我们的 make 是有能力检测这样的定义，并会报错。还有就是如果在变量中使用函数，那么，这种方式会让我们的 make 运行时非常慢，更糟糕的是，他会使用得两个 make 的函数“wildcard”和“shell”发生不可预知的错误。因为你不会知道这两个函数会被调用多少次。
  为了避免上面的这种方法，我们可以使用 make 中的另一种用变量来定义变量的方法。这种方法使用的是“:=”操作符，如

x := foo
y := $(x) bar x := later

  其等价于：

y := foo bar x := later

  值得一提的是，这种方法，前面的变量不能使用后面的变量，只能使用前面已定义好了的变量。如果是这样：

y := $(x) bar x := foo

  那么，y 的值是“bar”，而不是“foo bar”。
  上面都是一些比较简单的变量使用了，让我们来看一个复杂的例子，其中包括了 make的函数、条件表达式和一个系统变量“MAKELEVEL”的使用：

ifeq (0,＄{MAKELEVEL})
cur-dir := ＄(shell pwd) whoami := ＄(shell whoami) host-type := ＄(shell arch)
MAKE := ＄{MAKE} host-type=＄{host-type} whoami=＄{whoami} endif

  关于条件表达式和函数，我们在后面再说，对于系统变量“MAKELEVEL”，其意思是，如果我们的 make 有一个嵌套执行的动作（参见前面的“嵌套使用 make”），那么，这个变量会记录了我们的当前 Makefile 的调用层数。
  下面再介绍两个定义变量时我们需要知道的，请先看一个例子，如果我们要定义一个变量，其值是一个空格，那么我们可以这样来：

nullstring :=space := $(nullstring) # end of the line

  nullstring 是一个 Empty 变量，其中什么也没有，而我们的 space 的值是一个空格。因为在操作符的右边是很难描述一个空格的，这里采用的技术很管用，先用一个 Empty 变量来标明变量的值开始了，而后面采用“#”注释符来表示变量定义的终止，这样，我们可以定义出其值是一个空格的变量。请注意这里关于“#”的使用，注释符“#”的这种特性值得注意，如果我们这样定义一个变量：

dir := /foo/bar # directory to put the frobs in

  dir 这个变量的值是“/foo/bar”，后面还跟了 4 个空格，如果我们这样使用这样变量来指定别的目录——“$(dir)/file”那么就完蛋了。
  还有一个比较有用的操作符是“?=”，先看示例： FOO ?= bar
  其含义是，如果 FOO 没有被定义过，那么变量 FOO 的值就是“bar”，如果 FOO 先前被定义过，那么这条语将什么也不做，其等价于：

ifeq ($(origin FOO), undefined)
FOO = bar endif

7.6.3变量高级用法

  这里介绍两种变量的高级使用方法，第一种是变量值的替换。我们可以替换变量中的共有的部分，其格式是“$(var:a=b)”或是“${var:a=b}”，其意思是，把变量“var”中所有以 “a”字串“结尾”的“a”替换成“b”字串。这里的“结尾”意思是“空格”或是“结束符”。
  还是看一个示例吧：

foo := a.o b.o c.o bar := $(foo:.o=.c)

  这个示例中，我们先定义了一个“$(foo)”变量，而第二行的意思是把“$(foo)”中所有以“.o”字串“结尾”全部替换成“.c”，所以我们的“$(bar)”的值就是“a.c b.c c.c”。
  另外一种变量替换的技术是以“静态模式”（参见前面章节）定义的，如： foo := a.o b.o c.o

bar := $(foo:%.o=%.c)

  这依赖于被替换字串中的有相同的模式，模式中必须包含一个“%”字符，这个例子同样让$(bar)变量的值为“a.c b.c c.c”。
  第二种高级用法是——“把变量的值再当成变量”。先看一个例子：

x = y y = z
a := ＄(＄(x))

  在这个例子中，＄(x)的值是“y”，所以＄(＄(x))就是＄(y)，于是＄(a)的值就是“z”。（注意，是“x=y”，而不是“x=$(y)”）
我们还可以使用更多的层次：

x = y
y = z
z = u
a := ＄(＄(＄(x)))

7.6.4追加变量值

  我们可以使用“+=”操作符给变量追加值，如：

objects = main.o foo.o bar.o utils.o objects += another.o

  于是，我们的$(objects)值变成：“main.o foo.o bar.o utils.o another.o”（another.o被追加进去了）
  使用“+=”操作符，可以模拟为下面的这种例子： objects = main.o foo.o bar.o utils.o

objects := $(objects) another.o

  所不同的是，用“+=”更为简洁。
  如果变量之前没有定义过，那么，“+=”会自动变成“=”，如果前面有变量定义，那么“+=”会继承于前次操作的赋值符。如果前一次的是“:=”，那么“+=”会以“:=”作为其赋值符，如：

variable := value variable += more
等价于： variable := value
variable := (variable) more

  但如果是这种情况：

variable = value variable += more

  由于前次的赋值符是“=”，所以“+=”也会以“=”来做为赋值，那么岂不会发生变量的递补归定义，这是很不好的，所以 make 会自动为我们解决这个问题，我们不必担心这个问题。

7.6.5override 指示符

  如果有变量是通常make 的命令行参数设置的，那么Makefile 中对这个变量的赋值会被忽略
  如果你想在 Makefile 中设置这类参数的值，那么，你可以使用“override”指示符。其语法是：

override = override :=

  当然，你还可以追加：

override +=

  对于多行的变量定义，我们用 define 指示符，在 define 指示符前，也同样可以使用 ovveride指示符，如：

override define foo bar
endef

7.6.6多行变量

  还有一种设置变量值的方法是使用 define 关键字。使用 define 关键字设置变量的值可以有换行，这有利于定义一系列的命令（前面我们讲过“命令包”的技术就是利用这个关键字）。
  define 指示符后面跟的是变量的名字，而重起一行定义变量的值，定义是以 endef 关键字结束。其工作方式和“=”操作符一样。变量的值可以包含函数、命令、文字，或是其它变量。因为命令需要以[Tab]键开头，所以如果你用 define 定义的命令变量中没有以[Tab]键开头，那么 make 就不会把其认为是命令。
  下面的这个示例展示了 define 的用法：

define two-lines
echo foo
echo $(bar) endef

7.6.7环境变量

  make 运行时的系统环境变量可以在 make 开始运行时被载入到 Makefile 文件中，但
如果 Makefile 中已定义了这个变量，或是这个变量由 make 命令行带入，那么系统的环境变量的值将被覆盖。（如果 make 指定了“-e”参数，那么，系统环境变量将覆盖 Makefile 中定义的变量）
  因此，如果我们在环境变量中设置了“CFLAGS”环境变量，那么我们就可以在所有的 Makefile 中使用这个变量了。这对于我们使用统一的编译参数有比较大的好处。如果 Makefile 中定义了 CFLAGS，那么则会使用 Makefile 中的这个变量，如果没有定义则使用系统环境变量的值，一个共性和个性的统一，很像“全局变量”和“局部变量”的特性。
  当 make 嵌套调用时（参见前面的“嵌套调用”章节），上层 Makefile 中定义的变量会以系统环境变量的方式传递到下层的 Makefile 中。当然，默认情况下，只有通过命令行设置的变量会被传递。而定义在文件中的变量，如果要向下层 Makefile 传递，则需要使用 exprot 关键字来声明。（参见前面章节）
  当然，我并不推荐把许多的变量都定义在系统环境中，这样，在我们执行不用的 Makefile 时，拥有的是同一套系统变量，这可能会带来更多的麻烦。

7.6.8目标变量

  前面我们所讲的在 Makefile 中定义的变量都是“全局变量”，在整个文件，我们都可以访问这些变量。当然，“自动化变量”除外，如“$<”等这种类量的自动化变量就属于“规则型变量”，这种变量的值依赖于规则的目标和依赖目标的定义。当然，我样同样可以为某个目标设置局部变量，这种变量被称为“Target-specific Variable”，它可以和“全局变量”同名，因为它的作用范围只在这条规则以及连带规则中，所以其值也只在作用范围内有效。而不会影响规则链以外的全局变量的值。
  其语法是：

<target …> :
<target …> : overide

  可以是前面讲过的各种赋值表达式，如“=”、“:=”、“+=”或是“？=”。第二个语法是针对于 make 命令行带入的变量，或是系统环境变量。这个特性非常的有用，当我们设置了这样一个变量，这个变量会作用到由这个目标所引发的所有的规则中去。如：

prog : CFLAGS = -g
prog : prog.o foo.o bar.o $(CC) $(CFLAGS) prog.o
foo.o bar.o
prog.o : prog.c
$(CC) $(CFLAGS) prog.c
foo.o : foo.c
$(CC) $(CFLAGS) foo.c
bar.o : bar.c
$(CC) $(CFLAGS) bar.c

  在这个示例中，不管全局的＄(CFLAGS)的值是什么，在 prog 目标，以及其所引发的所有规则中（prog.o foo.o bar.o 的规则），＄(CFLAGS)的值都是“-g”

7.7条件判断

  使用条件判断，可以让 make 根据运行时的不同情况选择不同的执行分支。条件表达式可以是比较变量的值，或是比较变量和常量的值。
  下面的例子，判断$(CC)变量是否“gcc”，如果是的话，则使用 GNU 函数编译目标。

libs_for_gcc = -lgnu normal_libs =
foo: ＄(objects) ifeq (＄(CC),gcc)
$(CC) -o foo $(objects) $(libs_for_gcc) else
$(CC) -o foo $(objects) $(normal_libs) endif

  可见，在上面示例的这个规则中，目标“foo”可以根据变量“KaTeX parse error: Expected 'EOF', got '&' at position 23: …选取不同的函数库来编译程序。 &̲emsp;&emsp;我们可以…(CC)值是“gcc”时，目标 foo 的规则是：

foo: $(objects)
$(CC) -o foo $(objects) $(libs_for_gcc)

  而当我们的变量$(CC)值不是“gcc”时（比如“cc”），目标 foo 的规则是：

foo: $(objects) $(CC) -o foo $(objects) $(normal_libs)

  当然，我们还可以把上面的那个例子写得更简洁一些：

libs_for_gcc = -lgnu normal_libs =
ifeq (＄(CC),gcc) libs=＄(libs_for_gcc) else libs=＄(normal_libs) endif
foo: $(objects)
$(CC) -o foo $(objects) $(libs)

  条件表达式的语法为：

endif
  以及：

else
endif
  其中表示条件关键字，如“ifeq”。这个关键字有四个。第一个是我们前面所见过的“ifeq”

ifeq (arg1, arg2) ifeq ‘arg1’ ‘arg2’ ifeq “arg1” “arg2” ifeq “arg1” ‘arg2’ ifeq ‘arg1’ “arg2”

  比较参数“arg1”和“arg2”的值是否相同。当然，参数中我们还可以使用 make 的函数。如：

ifeq ($(strip $(foo)),)
text-if-empty endif

  这个示例中使用了“strip”函数，如果这个函数的返回值是空（ Empty ），那么
text-if-empty就生效。
第二个条件关键字是“ifneq”。语法是： ifneq (arg1, arg2)
ifneq ‘arg1’ ‘arg2’ ifneq “arg1” “arg2” ifneq “arg1” ‘arg2’ ifneq ‘arg1’ “arg2”
  其比较参数“arg1”和“arg2”的值是否相同，如果不同，则为真。和“ifeq”类似。

  第三个条件关键字是“ifdef”。语法是： ifdef variable-name
  如果变量variable-name的值非空，那到表达式为真。否则，表达式为假。当然，
variable-name同样可以是一个函数的返回值。注意，ifdef 只是测试一个变量是否有值，其并不会把变量扩展到当前位置。
  特别注意的是，make 是在读取 Makefile 时就计算条件表达式的值，并根据条件表达式的值来选择语句，所以，你最好不要把自动化变量（如“$@”等）放入条件表达式中，因为自动化变量是在运行时才有的。而且，为了避免混乱，make 不允许把整个条件语句分成两部分放在不同的文件中。

7.8使用函数

  在 Makefile 中可以使用函数来处理变量，从而让我们的命令或是规则更为的灵活和具有智能。make 所支持的函数也不算很多，不过已经足够我们的操作了。函数调用后，函数的返回值可以当做变量来使用。

7.8.1函数的调用语法

  函数调用，很像变量的使用，也是以“$”来标识的，其语法如下：

$(function arguments)或是
${function arguments}

  这里，function就是函数名，make 支持的函数不多。arguments是函数的参数，参数间以逗号“,”分隔，而函数名和参数之间以“空格”分隔。函数调用以“＄”开头，以圆括号或花括号把函数名和参数括起。感觉很像一个变量，是不是？函数中的参数可以使用变量，为了风格的统一，函数和变量的括号最好一样，如使用“＄(subst a,b,＄(x))”这样的形式，而不是“＄(subst a,b,＄{x})”的形式。因为统一会更清楚，也会减少一些不必要的麻烦。
  还是来看一个示例：

comma:= ,
empty:=
space:= $(empty) $(empty) foo:= a b c
bar:= ＄(subst (space),＄(comma),＄(foo))

  在这个示例中，＄(comma)的值是一个逗号。＄(space)使用了＄(empty)定义了一个空格，＄(foo)的值是“a b c”，＄(bar)的定义用，调用了函数“subst”，这是一个替换函数，这个函数有三个参数，第一个参数是被替换字串，第二个参数是替换字串，第三个参数是替换操作作用的字串。这个函数也就是把＄(foo)中的空格替换成逗号，所以＄(bar)的值是“a,b,c”。

7.8.2字符串处理函数

函数	功能	说明	返回值
$(subst from,to,text)	字符串替换函数	把字串text中的from字符串替换成to	函数返回被替换过后的字符串
$(patsubst pattern,replacement,text)	模式字符串替换函数	查找text中的单词（单词以“空格”、“Tab”或“回车”“换行”分隔）是否符合模式pattern，如果匹配的话，则以replacement替换。这里，pattern可以包括通配符“%”，表示任意长度的字串。如果replacement中也包含“%”，那么，replacement中的这个“%”将是pattern中的那个“%”所代表的字串。（可以用“\”来转义，以“%”来表示真实含义的“%”字符）	函数返回被替换过后的字符串。
$(strip string)	去空格函数	去掉string字串中开头和结尾的空字符	返回被去掉空格的字符串值
$(findstring find,in)	查找字符串函数	在字串in中查找find字串	如果找到，那么返回find，否则返回空字符串
$(filter pattern…,text)	过滤函数	以pattern模式过滤text字符串中的单词，保留符合模式pattern的单词。可以有多个模式	返回符合模式pattern的字串
$(filter pattern…,text)	过滤函数	以pattern模式过滤text字符串中的单词，保留符合模式pattern的单词。可以有多个模式	返回符合模式pattern的字串
$(filter-out pattern…,text)	反过滤函数	以pattern模式过滤text字符串中的单词，去除符合模式pattern的单词。可以有多个模式	返回不符合模式pattern的字串
$(sort list)	排序函数	给字符串list中的单词排序（升序）	返回排序后的字符串
$(word n,text)	取单词函数	取字符串text中第n个单词	返回字符串text中第n个单词。如果n比text中的单词数要大，那么返回空字符串。
$(wordlist s,e,text)	取单词串函数	从字符串text中取从s开始到e的单词串，s和e是一个数字	返回字符串text中从s到e的单词字串。如果s比text中的单词数要大，那么返回空字符串。如果e大于text的单词数，那么返回从s开始，到text结束的单词串
$(words text)	单词个数统计函数	统计text中字符串中的单词个数	返回text中的单词数
$(firstword text	首单词函数	取字符串 中的第一个单词	返回字符串text的第一个单词

  以上，是所有的字符串操作函数，如果搭配混合使用，可以完成比较复杂的功能。这里，举一个现实中应用的例子。我们知道，make 使用“VPATH”变量来指定“依赖文件”的搜索路径。

7.8.3文件名操作函数

  下面我们要介绍的函数主要是处理文件名的。每个函数的参数字符串都会被当做一个或是一系列的文件名来对待。

函数	功能	说明	返回值
$(dir names…)	取目录函数	从文件名序列names中取出目录部分。目录部分是指最后一个反斜杠（“/”）之前的部分。如果没有反斜杠，那么返回“./”。	返回文件名序列names的目录部分
$(notdir names…)	取文件函数	从文件名序列names中取出非目录部分。非目录部分是指最后一个反斜杠（“ /”）之后的部分。	返回文件名序列names的非目录部分
$(suffix names…)	取后缀函数	从文件名序列names中取出各个文件名的后缀	返回文件名序列names的后缀序列，如果文件没有后缀，则返回空字串
$(basename names…)	取前缀函数	从文件名序列names中取出各个文件名的前缀部分	返回文件名序列names的前缀序列，如果文件没有前缀，则返回空字串
$(addsuffix suffix,names…)	加后缀函数	把后缀suffix加到names中的每个单词后面	返回加过后缀的文件名序列
$(addprefix prefix,names…)	加前缀函数	把前缀prefix加到names中的每个单词后面	返回加过前缀的文件名序列
$(join list1,list2)	连接函数	把list2中的单词对应地加到list1的单词后面。如果list1的单词个数要比list2的多，那么，list1中的多出来的单词将保持原样。如果list2的单词个数要比list1多，那么，list2多出来的单词将被复制到list2中	返回连接过后的字符串

7.8.4foreach 函数

  foreach 函数和别的函数非常的不一样。因为这个函数是用来做循环用的，Makefile中的 foreach 函数几乎是仿照于 Unix 标准 Shell（/bin/sh）中的 for 语句，或是 C-Shell（/bin/csh）中的 foreach 语句而构建的。它的语法是：

$(foreach var,list,text)

  这个函数的意思是，把参数list中的单词逐一取出放到参数var所指定的变量中，然后再执行text所包含的表达式。每一次text会返回一个字符串，循环过程中，text的所返回的每个字符串会以空格分隔，最后当整个循环结束时，text所返回的每个字符串所组成的整个字符串（以空格分隔）将会是 foreach 函数的返回值。
  所以，var最好是一个变量名，list可以是一个表达式，而text中一般会使用var这个参数来依次枚举list中的单词。
  注意，foreach 中的var参数是一个临时的局部变量，foreach 函数执行完后，参数var的变量将不在作用，其作用域只在 foreach 函数当中。

7.8.5 if函数

  if 函数很像 GNU 的 make 所支持的条件语句——ifeq（参见前面所述的章节），if 函数的语法是：

$(if condition,then-part)
或是
$(if condition,then-part,else-part)

  可见，if 函数可以包含“else”部分，或是不含。即 if 函数的参数可以是两个，也可以是三个。condition参数是 if 的表达式，如果其返回的为非空字符串，那么这个表达式就相当于返回真，于是，then-part会被计算，否则else-part会被计算。
  而 if 函数的返回值是，如果condition为真（非空字符串），那个then-part会是整个函数的返回值，如果condition为假（空字符串），那么else-part会是整个函数的返回值，此时如果else-part没有被定义，那么，整个函数返回空字串。
  所以，then-part和else-part只会有一个被计算。

7.8.6 call 函数

  call 函数是唯一一个可以用来创建新的参数化的函数。你可以写一个非常复杂的表达式，这个表达式中，你可以定义许多参数，然后你可以用 call 函数来向这个表达式传递参数。其语法是：

$(call expression,parm1,parm2,parm3…)

  当 make 执行这个函数时，expression参数中的变量，如 $(1)， $(2)， $(3)等，会被参数parm1，parm2，parm3依次取代。而expression的返回值就是 call 函数的返回值。

7.8.7 origin 函数

  origin 函数不像其它的函数，他并不操作变量的值，他只是告诉你你的这个变量是哪里来的？其语法是：

$(origin variable)

  注意，variable是变量的名字，不应该是引用。所以你最好不要在variable中使用 “$”字符。下表是 origin函数的返回值：

返回值	对于情况
undefined	如果variable从来没有定义过，origin 函数返回这个值“undefined”
**default **	如果variable是一个默认的定义，比如“CC”这个变量，这种变量我们将在后面讲述。environment” 如果variable是一个环境变量，并且当 Makefile 被执行时，“-e”参数没有被打开。
file	如果variable这个变量被定义在 Makefile 中
command line	如果variable这个变量是被命令行定义的
override	如果variable是被 override 指示符重新定义的
automatic	如果是一个命令运行中的自动化变量。这些信息对于我们编写 Makefile 是非常有用的，例如，假设我们有一个 Makefile 其包了一个定义文件 Make.def，在 Make.def 中定义了一个变量“bletch”，而我们的环境中也有一个环境变量“bletch”，此时，我们想判断一下，如果变量来源于环境，那么我们就把之重定义了，如果来源于 Make.def 或是命令行等非环境的，那么我们就不重新定义它。

7.8.8 shell 函数

  shell 函数也不像其它的函数。顾名思义，它的参数应该就是操作系统 Shell 的命令。它和反引号“`”是相同的功能。这就是说，shell 函数把执行操作系统命令后的输出作为函数返回。于是，我们可以用操作系统命令以及字符串处理命令 awk，sed 等等命令来生成一个变量，如：

contents := $(shell cat foo) files := $(shell echo *.c)

  注意，这个函数会新生成一个 Shell 程序来执行命令，所以你要注意其运行性能，如果你的 Makefile 中有一些比较复杂的规则，并大量使用了这个函数，那么对于你的系统性能是有害的。特别是 Makefile 的隐晦的规则可能会让你的 shell 函数执行的次数比你想像的多得多

7.8.9 控制 make 的函数

   make 提供了一些函数来控制 make 的运行。通常，你需要检测一些运行 Makefile 时的运行时信息，并且根据这些信息来决定，你是让 make 继续执行，还是停止。
（1）error函数

$(error <text …>)

   产生一个致命的错误，<text …>是错误信息。注意，error 函数不会在一被使用就会产生错误信息，所以如果你把其定义在某个变量中，并在后续的脚本中使用这个变量，那么也是可以的。
（2）warning函数
   这个函数很像 error 函数，只是它并不会让 make 退出，只是输出一段警告信息，而 ma ke 继续执行。

8.Makefile编译原理

   一般来说，最简单的就是直接在命令行下输入 make 命令，make 命令会找当前目录的 makefile 来执行，一切都是自动的。但也有时你也许只想让 make 重编译某些文件，而不是整个工程，而又有的时候你有几套编译规则，你想在不同的时候使用不同的编译规则等等。

8.1退出码

  make 命令执行后有三个退出码：

0 - 表示成功执行。
1 - 如果 make 运行时出现任何错误，其返回 1。
2 - 如果你使用了 make 的“-q”选项，并且make 使得一些目标不需要更新，那么返回 2。

8.2指定 Makefile

  前面我们说过，GNU make 找寻默认的 Makefile 的规则是在当前目录下依次找三个文件——“GNUmakefile”、“makefile”和“Makefile”。其按顺序找这三个文件，一旦找到，就开始读取这个文件并执行。
  当前，我们也可以给 make 命令指定一个特殊名字的 Makefile。要达到这个功能，我们要使用 make 的“-f”或是“–file”参数（“–makefile”参数也行）。例如，我们有个 makefile 的名字是“hchen.mk”，那么，我们可以这样来让 make 来执行这个文件：

make –f hchen.mk

  如果在 make 的命令行是，你不只一次地使用了“-f”参数，那么，所有指定的 makefile将会被连在一起传递给 make 执行。

8.3指定目标

  一般来说，make 的最终目标是 makefile 中的第一个目标，而其它目标一般是由这个目标连带出来的。这是 make 的默认行为。当然，一般来说，你的 makefile 中的第一个目标是由许多个目标组成，你可以指示 make，让其完成你所指定的目标。要达到这一目的很简单，需在 make 命令后直接跟目标的名字就可以完成（如前面提到的“make clean”形式）
  任何在 makefile 中的目标都可以被指定成终极目标，但是除了以“-”打头，或是包含了“=”的目标，因为有这些字符的目标，会被解析成命令行参数或是变量。甚至没有被我们明确写出来的目标也可以成为 make 的终极目标，也就是说，只要 make 可以找到其隐含规则推导规则，那么这个隐含目标同样可以被指定成终极目标。
  有一个 make 的环境变量叫“MAKECMDGOALS”，这个变量中会存放你所指定的终极目标的列表，如果在命令行上，你没有指定目标，那么，这个变量是空值。这个变量可以让你使用在一些比较特殊的情形下。

sources = foo.c bar.c
ifneq ( $(MAKECMDGOALS),clean) include $(sources:.c=.d)
endif

  即然 make 可以指定所有 makefile 中的目标，那么也包括“伪目标”，于是我们可以根据这种性质来让我们的 makefile 根据指定的不同的目标来完成不同的事。在 Unix 世界中，软件发布时，特别是 GNU 这种开源软件的发布时，其 makefile 都包含了编译、安装、打包等功能。我们可以参照这种规则来书写我们的 makefile 中的目标。

8.4检查规则

  有时候，我们不想让我们的 makefile 中的规则执行起来，我们只想检查一下我们的命令，或是执行的序列。于是我们可以使用 make 命令的下述参数：

“-n”
“–just-print”
“–dry-run”
“–recon”

  不执行参数，这些参数只是打印命令，不管目标是否更新，把规则和连带规则下的命令打印出来，但不执行，这些参数对于我们调试 makefile 很有用处。

“-t”
“–touch”

  这个参数的意思就是把目标文件的时间更新，但不更改目标文件。也就是说，make 假装编译目标，但不是真正的编译目标，只是把目标变成已编译过的状态。

“-q”
“–question”

  这个参数的行为是找目标的意思，也就是说，如果目标存在，那么其什么也不会输出，当然也不会执行编译，如果目标不存在，其会打印出一条出错信息。

“-W file”
“–what-if=file” “–assume-new=file” “–new-file=file”

  这个参数需要指定一个文件。一般是是源文件（或依赖文件），Make 会根据规则推导来运行依赖于这个文件的命令，一般来说，可以和“-n”参数一同使用，来查看这个依赖文件所发生的规则命令。
  另外一个很有意思的用法是结合“-p”和“-v”来输出 makefile 被执行时的信息（这个将在后面讲述）。

8.5make 的参数

  下面列举了所有 GNU make 3.80 版的参数定义。其它版本和产商的 make 大同小异，不过其它产商的 make 的具体参数还是请参考各自的产品文档。

“-b”
“-m”

  这两个参数的作用是忽略和其它版本 make 的兼容性。

“-B”
“–always-make”

  认为所有的目标都需要更新（重编译）。
  指定读取 makefile 的目录。如果有多个“-C”参数，make 的解释是后面的路径以前面的作为相对路径，并以最后的目录作为被指定目录。如：“make –C ~hchen/test –C prog”等价于“make –C ~hchen/test/prog”。

“—debug[=options]”

  输出 make 的调试信息。它有几种不同的级别可供选择，如果没有参数，那就是输出最简单的调试信息。下面是options的取值：

a —— 也就是 all，输出所有的调试信息。（会非常的多）
b —— 也就是 basic，只输出简单的调试信息。即输出不需要重编译的目标。
v —— 也就是 verbose，在 b 选项的级别之上。输出的信息包括哪个 makefile 被解析，不需要被重编译的依赖文件（或是依赖目标）等。
i —— 也就是 implicit，输出所以的隐含规则。
j —— 也就是 jobs，输出执行规则中命令的详细信息，如命令的 PID、返回码等。
m —— 也就是 makefile，输出 make 读取 makefile，更新 makefile，执行 makefile 的信息。
| 命令行|全称|功能|
|–|–|–|
|“-d” |“–debug=a”| |
|“-e” |“–environment-overrides” |指明环境变量的值覆盖 makefile 中定义的变量的值|
|“-f” |—file |指定需要执行的 makefil e|
|“-h” |“–help” | 显示帮助信息 |
|“-i” |“–ignore-errors” | 在执行时忽略所有的错误|
| |“–include-dir=dir”| 在指定一个被包含 makefile 的搜索目标。可以使用多个“-I”参数来指定多个目录。|
|“-j” |“–jobs[=jobsnum]” | 指同时运行命令的个数。如果没有这个参数，make 运行命令时能运行多少就运行多少。如果有一个以上的“-j”参数，那么仅最后一个“-j”才是有效的。（注意这个参数在 MS-DOS中是无用的）|
|“-k” |“–keep-going” | 出错也不停止运行。如果生成一个目标失败了，那么依赖于其上的目标就不会被执行了 |
|“-l load” |“–load-average[=<load]” “—max-load[=]” | 指定 make 运行命令的负载 |
|“-n” | | 仅输出执行过程中的命令序列，但并不执行。 |
|“–just-print” | | 仅输出执行过程中的命令序列，但并不执行。 |
|“–dry-run” | | 仅输出执行过程中的命令序列，但并不执行。 |
|“–recon” | |仅输出执行过程中的命令序列，但并不执行。 |
|“-o file” | “–old-file=file” “–assume-old=file” |不重新生成的指定的，即使这个目标的依赖文件新于它。 |
|“–p” |“–print-data-base” |输出 makefile 中的所有数据，包括所有的规则和变量。这个参数会让一个简单的 makefile都会输出一堆信息。如果你只是想输出信息而不想执行 makefile，你可以使用“make -qp”命令。如果你想查看执行 makefile 前的预设变量和规则，你可以使用“make –p –f |
|“/dev/null” | | 这个参数输出的信息会包含着你的 makefile 文件的文件名和行号，所以，用这个参数来调试你的 makefile 会是很有用的，特别是当你的环境变量很复杂的时候。 |
|“-q” |“–question” | 不运行命令，也不输出。仅仅是检查所指定的目标是否需要更新。如果是 0 则说明要更新如果是 2 则说明有错误发生 |
|“-r” “–no-builtin-rules”| |禁止 make 使用任何隐含规则|
|“-R” “–no-builtin-variabes”| |禁止 make 使用任何作用于变量上的隐含规则。|
|“-R” “–no-builtin-variabes”| |禁止 make 使用任何作用于变量上的隐含规则|
|“-s”| “–silent”“–quiet” |在命令运行时不输出命令的输出|
|“-S”| “–no-keep-going” “–stop” |取消“-k”选项的作用。因为有些时候，make 的选项是从环境变量“MAKEFLAGS”中继承下来的。所以你可以在命令行中使用这个参数来让环境变量中的“-k”选项失效。|
|“-t”| “–touch” |在命令运行时不输出命令的输出|
|“-s”| “–silent”“–quiet” |相当于 UNIX 的 touch 命令，只是把目标的修改日期变成最新的，也就是阻止生成目标的命令运行。|
|“-v”| “–version” |输出 make 程序的版本、版权等关于 make 的信息。|
|“-w”|“–print-directory” |输出 make 程序的版本、版权等关于 make 的信息|
|“–no-print-directory”| |禁止“-w”选项。|
|“-W file”|“–what-if=file” “–new-file=file “–assume-file=file”|假定目标file需要更新，如果和“-n”选项使用，那么这个参数会输出该目标更新时的运行动作。如果没有“-n”那么就像运行 UNIX 的“touch”命令file的修改时间为当前时间|
|“–warn-undefined-variables”| | 只要 make 发现有未定义的变量，那么就输出警告信息。 |

9.makefile隐晦规则

  NU 的 make 很强大，它可以自动推导文件以及文件依赖关系后面的命令，于是我们就没必要去在每一个[.o]文件后都写上类似的命令，因为，我们的 make 会自动识别，并自己推导命令。
  只要 make 看到一个[.o]文件，它就会自动的把[.c]文件加在依赖关系中，如果 make找到一个 whatever.o，那么 whatever.c，就会是 whatever.o 的依赖文件。并且 cc -c whatever.c 也会被推导出来，于是，我们的 makefile 再也不用写得这么复杂。

objects = main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
main.o : defs.h
kbd.o : defs.h command.h command.o : defs.h command.h display.o : defs.h buffer.h insert.o : defs.h buffer.h search.o : defs.h buffer.h
files.o : defs.h buffer.h command.h utils.o : defs.h
.PHONY : clean clean :
rm edit $(objects)

  这种方法，也就是 make 的“隐晦规则”。上面文件内容中，“.PHONY”表示，clean是个伪目标文件。
  即然我们的 make 可以自动推导命令，那么我看到那堆[.o]和[.h]的依赖就有点不爽，那么多的重复的[.h]，能不能把其收拢起来，好吧，没有问题，这个对于 make 来说很容易，谁叫它提供了自动推导命令和文件的功能呢？

objects = main.o kbd.o command.o display.o \ insert.o search.o files.o utils.o
edit : $(objects)
cc -o edit $(objects)
$(objects) : defs.h
kbd.o command.o files.o : command.h
display.o insert.o search.o files.o : buffer.h
PHONY : clean clean :
rm edit $(objects)

  这种风格，让我们的 makefile 变得很简单，但我们的文件依赖关系就显得有点凌乱了。鱼和熊掌不可兼得。还看你的喜好了。我是不喜欢这种风格的，一是文件的依赖关系看不清楚，二是如果文件一多，要加入几个新的.o 文件，那就理不清楚了。

10.makefile清除规则

  前面说过，.PHONY 意思表示 clean 是一个“伪目标”，。而在 rm 命令前面加了一个小减号的意思就是，也许某些文件出现问题，但不要管，继续做后面的事。当然，clean 的规则不要放在文件的开头，不然，这就会变成 make 的默认目标，相信谁也不愿意这样。不成文的规矩是——“clean 从来都是放在文件的最后”。