基于FPGA制作原型方法手册_笔记_FPMM_1.4使用模型制作原型、1.5用户制作模型的优先考虑

FPMM-FPGA based Prototyping Methodology Manual
Xilinx & SYNOPSYS
原型应用：架构探索、软件开发、验证
1.4.1架构探索
探索：芯片拓扑，性能，功耗，片上通信结构
需要收集的信息：cache利用率/缺失率，处理器性能（ipc/cpi），总线带宽，burst rates （突发传输速率），内存利用率
一个模型不可能即准确又快速（除了硅片，但此时rtl设计已经稳定），但FPGA原型可以接近真实芯片的速度和准确性。
早期与芯片采购方交流时，往往只能用specification 文档和excel做的基本静态架构分析（依赖经验和封底评估（简单的评估，顾名思义在信封背面就可以完成，数量级相差不大的评估））去讲解主要特性，缺少交互。（FPGA原型可以提供）
1.4.2软件开发
软件开发人员希望尽早开始移植遗留代码并开发新的软件。他们希望得到该芯片的可执行representation，该表示实时运行并准确反映与硬件相关的所有软件相关接口（如寄存器映像）。根据所开发软件的类型，用户可能要求与基础原型不同的准确性。要开发的软件类型直接决定有关硬件执行精度的要求。
Applicatiopn：通过高抽象级的API来表示特定硬件
中间件和驱动程序：可能需要一些时序表示。对于基本的性能分析，对cache和内存管理单元的时序注释可能就足够了，因为在性能方面，它们通常比静态指令时序更重要。
实时软件：结合微体系结构影响，指令的高级循环时序可能很重要。
对于时间要求严格的软件，例如，对中断服务例程（ISR），完全周期精确的表示是首选
开发人员通常仍会寄存器规范盲目地开始软件开发，但随后由于硬件团队仍然可能对寄存器规范所做的更改而无法与之同步。对于衍生产品系列，应用程序软件通常使用高级别的API，可以在上一代芯片上执行；底层的驱动程序，操作系统和中间件（稍后可用）确保api保持不变并且不会破坏旧版软件。
1.4.3验证
DUT(device under test)的高级模型将使验证方案的开发成为可能，而DUT的模型具有准确的寄存器和DUT的纯功能表示，可以很好地满足测试平台的开发需求。为了验证时序和详细的流水线等待时间，时序近似一开始可能就足够了，但最终在寄存器传输级别上需要一个周期精确的RTL表示。
硬件验证的一个重要趋势是将功能验证转移到软件中，该软件在设计中嵌入的处理器上执行。
基于cpu的方法的优势是：测试可重用
首先 ISS+tlm的模型可用软件测试，其次tlm-rtl模型复用，纯rtl也可用，TLM+HARDEARE也可用，fpga上的rtl设计可用，硅后验证也可用。

1.5用户在以制作原型时的优先级
不同的优先级选择导向不同的原型选择。
1.尽早获得，一旦设计规范确定，我们软件/验证环境的交付延迟将直接影响能否快速启动和推进SoC项目的软件部分
2.执行速度，对于software regressions，比实时快的执行是有好处的。
3.准确性，确保开发方法本身不会在硬件/软件边界引入某些问题。
4.容量
5.开发成本：实际成本+交付成本
6.提高成本
7.部署成本：多副本，维护支持的成本
8.调试能力：分析设计内部的能力，即能够访问信号，寄存器和硬件/软件设计的状态。
9.执行控制：在调试期间，使用断言停止目标硬件的表示很重要。硬件或软件中的断点，特别是对于具有多个处理器的设计，其中所有组件都必须以同步方式停止
10.系统接口：如果目标设计是SoC，则将正在开发的设计连接到实际接口很重要。
11.Turnaround time，从源文件到原型build的时间
12.关于低功耗和验证的价值